教案15數(shù)字電路

第五章可編程邏輯器件PLD可編程邏輯器件PLD（ProgrammablelogicDevice)，是由用戶自己編程來決定最終邏輯功能和結(jié)構(gòu)的器件。為什么使用PLD？將這些部件放在一個芯片F(xiàn)PGA中?，F(xiàn)代數(shù)字系統(tǒng)由三種積木塊構(gòu)成：CPU＋PLD＋RAMPLA(ProgrammableLogicArray）；

PAL(ProgrammableArrayLogic）；GAL(GenericArrayLogic）；

ISP（InSystemPorgrammable)；

CPLD

（ComplexProgrammable

LogicDevice）；

FPGA（FieldProgrammableGatesArray）；SoPC（SystemOnaProgrammableChip

）PLD低密度可編程邏輯器件LDPLDPROMCPLDFPGAGALPLAPAL高密度可編程邏輯器件HDPLDHighDensityPLD按集成度分類PLD：PLD的基本結(jié)構(gòu)§5.1PLD的基本概念BCAAA1.基本門電路的PLD表示法由圖可得

Y1=ABC+ABC+ABCY2=ABC+ABCY3=ABC+ABC例如

ABC●●●Y3Y2Y1●●●●●●●●●●●●●與陣列或陣列2按可編程的部位分類PLD：類型與陣列或陣列輸出電路PROM(即可編程ROM)固定可編程固定PLA(即ProgrammableLogicArray，可編程邏輯陣列)可編程可編程固定PAL(即ProgrammableArrayLogic，可編程陣列邏輯)可編程固定固定GAL(即GenericArrayLogic，通用陣列邏輯)可編程固定可組態(tài)ABC●●●Y3Y2Y1●●●●●●●●●●●●●與陣列或陣列PLD熔絲或反熔絲編程掩膜編程浮柵編程靜態(tài)存儲器編程ROMEPLDCPLDFPGAFPGAGALPROMPAL按編程方法分類PLD：先設(shè)計、再仿真，看占用資源數(shù)，最后去買器件.2.可編程器件的PLD表示1)PROM全譯碼實現(xiàn)組合邏輯的最小項表達(dá)式用PROM構(gòu)成一個將4位二進(jìn)制碼轉(zhuǎn)換為格雷碼的邏輯電路。列轉(zhuǎn)換的真值表0000000100100011010001010110011110001001101010111100110111101111B3B2B1B0G3G2G1G00000000011111111011001100110011000111100001111000000111111110000需要ROM容量：16×4G0G1G2××××××××××B3B3B2B2B1B1××××××××××G3B0B0××××××××××××譯碼器存儲體PALSandGALsmacrocellCPLD器件FPGA器件目前，使用較廣泛的PLD有CPLD和FPGA兩大類。§5.2現(xiàn)場可編程門陣列FPGACPLD可編程邏輯陣列塊LAB，LogicArrayBlock（與或結(jié)構(gòu)較復(fù)雜）可編程I/O模塊（I/O

Cell）可編程內(nèi)部連線（PIA:programmableinterconnectarray）（固定長度的金屬線）內(nèi)部延時時間固定，可預(yù)測MacrocellsFPGA可編程邏輯功能塊CLB（CellLogicBlock），實現(xiàn)用戶功能的基本單元，由“查找表LUT(lookuptable）（16×1的SRAM作為函數(shù)發(fā)生器)＋觸發(fā)器＋進(jìn)位控制邏輯”構(gòu)成。可編程I/O模塊（IOB）可編程互連資源（PIR(globalinterconnects、localinterconnects

))（不同長度的金屬線）內(nèi)部延時時間不固定，預(yù)測性差CPLDFPGA內(nèi)部結(jié)構(gòu)Product－termLook－upTable程序存儲內(nèi)部E2PROM(flash)SRAM，外掛E2PROM資源類型組合電路資源豐富觸發(fā)器資源豐富集成度低高使用場合完成控制邏輯能完成比較復(fù)雜的算法速度慢快其他資源－EAB（EmbededArrayBlock嵌入式陣列塊），鎖相環(huán)保密性可加密一般不能保密§5.3在系統(tǒng)可編程ISP一.在系統(tǒng)可編程技術(shù)（ISP）傳統(tǒng)的PLD在用于生產(chǎn)時，是先編程后裝配。isp則可以在裝配之前、裝配過程中和裝配之后再編程。二、ispLSI1032的結(jié)構(gòu)和特點1.ispLSI1032的主要特點：與或陣列結(jié)構(gòu)，集成密度為6000等效門；是電擦寫CMOS（E2CMOS）器件；有84個引腳，其中64個是I/O引腳，8個是專用輸入引腳，4個時鐘輸入引腳，1個專用編程控制引腳等；最大工作頻率fmax=90MHz。觸發(fā)器192個4個巨塊（包括GLB、ORP、IOC）2、ispLSI1032的體系結(jié)構(gòu)：全局布線區(qū)GRP(GlobalRoutingPool)、32個通用邏輯塊GLB

（GenericLogicBlock)、輸出布線區(qū)ORP（OutputRoutingPool）

、輸入輸出單元IOC（I/Ｏcell）、和時鐘分配網(wǎng)絡(luò)CDN（ClockDistributionNetwork)等構(gòu)成。GLB：

ispLSI內(nèi)部的基本邏輯單元，是最關(guān)鍵的部件，系統(tǒng)的邏輯功能主要由它來實現(xiàn)。。GRP