組合邏輯電路中的競爭冒險_第1頁
組合邏輯電路中的競爭冒險_第2頁
組合邏輯電路中的競爭冒險_第3頁
組合邏輯電路中的競爭冒險_第4頁
組合邏輯電路中的競爭冒險_第5頁
已閱讀5頁，還剩3頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

4.3組合邏輯電路中的競爭冒險4.3.1產(chǎn)生競爭冒險的原因4.3.2消去競爭冒險的方法1L

&1

G2

G1

AL

AA

不考慮門的延時考慮門的延時LA

A

G2

G1

A

AAL+=

1

≥1

L不考慮門的延時考慮門的延時4.3組合邏輯電路中的競爭冒險2有競爭現(xiàn)象不一定都會產(chǎn)生冒險,如果信號的傳輸途徑不同,或各信號延時時間的差異，信號變化的互補性等原因都很容易產(chǎn)生冒險現(xiàn)象。競爭：當(dāng)一個邏輯門的兩個輸入信號同時向相反的方向變化,而變化的時間有差異的現(xiàn)象.冒險:兩個輸入端的信號取值的變化方向是相反時，如門電路輸出端的邏輯表達式簡化成兩個互補信號相乘或者相加，由競爭而可能產(chǎn)生輸出干擾脈沖的現(xiàn)象。34.3.1產(chǎn)生競爭冒險的原因

當(dāng)電路輸出端的邏輯函數(shù)表達式，在一定條件下可以簡化成兩個互補信號相乘或者相加，即并且在互補信號的狀態(tài)發(fā)生變化時可能出現(xiàn)冒險現(xiàn)象。

或者競爭冒險就是因信號傳輸延遲時間不同，而引起輸出邏輯錯誤的現(xiàn)象4分析下圖所示的邏輯電路是否會產(chǎn)生的競爭冒險.當(dāng)A=B=1時L為兩個互補信號相加，該電路存在競爭冒險。C

C

AC

CB

L

54.3.2消去競爭冒險的方法1.發(fā)現(xiàn)并消除互補變量

A

B

C

1

&

L

B=C=0時為消掉AA，變換邏輯函數(shù)式為))((CABAL++=可能出現(xiàn)競爭冒險。AAF=BCBAACF++=62.增加乘積項,避免互補項相加，

當(dāng)A=B=1時，根據(jù)邏輯表達式有CBACL+=當(dāng)A=B=1時CBACL+=CBACL+=+ABCCL+=AB

0

1

A

0

0

0

1

0

1

1

1

L

B

C

00011110

73.輸出端并聯(lián)電容器

如果邏輯電路在較慢速度下工作，為了消去競爭冒險，可以在輸出端并聯(lián)一電容

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論