清華大學(xué)數(shù)字邏輯課件第2章2講課講稿

清華大學(xué)數(shù)字邏輯課件第2章2譯碼器的功能分類1．用來表示輸入變量狀態(tài)全部組合的，稱變量譯碼器 N位輸入，2N輸出。常見的集成化譯碼器有2-4、3-8、4-16

2．碼制譯碼器：如8421碼變換為循環(huán)碼等3．顯示譯碼器：控制數(shù)碼管顯示譯碼器的設(shè)計(jì)需求(設(shè)計(jì)步驟一）CPU外設(shè)0外設(shè)1外設(shè)2外設(shè)3D0~D31D0~D31D0~D31D0~D31D0~D31譯碼器A0A1A0A1CSCSCSCSY0Y1Y2Y3A0=0，A1=0時，外設(shè)0工作A0=1，A1=0時，外設(shè)1工作A0=0，A1=1時，外設(shè)2工作A0=1，A1=1時，外設(shè)3工作A0=0，A1=0時，Y0=0，Y1,Y2,Y3=1A0=1，A1=0時，Y1=0，Y0,Y2,Y3=1A0=0，A1=1時，Y2=0，Y0,Y1,Y3=1A0=1，A1=1時，Y3=0，Y0,Y1,Y2=1功能級設(shè)計(jì)要求：信號級設(shè)計(jì)要求：2-4譯碼器真值表和輸出表達(dá)式

（設(shè)計(jì)步驟二）定義：2－4譯碼器是指2輸入－4輸出的變量譯碼器。2輸入,4輸出.對應(yīng)輸入的每一種組合，唯一只有一個輸出為“0”.真值表111011110101101110011100

Y0Y1Y2Y3AB

輸入輸出只用與非門實(shí)現(xiàn)的輸出表達(dá)式Y(jié)0Y1Y2Y3AB邏輯示意圖輸出表達(dá)式按照輸出表達(dá)式畫出邏輯圖（步驟三）輸出表達(dá)式ABY0Y1Y2Y3有沒有什么問題？2-4檢查可能出現(xiàn)的問題（步驟四）2輸入－4輸出譯碼器電路由輸入緩沖部分和譯碼部分組成。輸入緩沖部分使得對外負(fù)載只有一個，減輕前面電路的負(fù)擔(dān)。ABY0Y1Y2Y3輸入緩沖部分譯碼部分畫邏輯圖時注意幾個問題要求：邏輯圖要美觀，可讀性要好具體要注意：邏輯圖中邏輯門(或邏輯器件)布局要合理，邏輯性強(qiáng)邏輯圖中的連線布局合理，無連接交叉點(diǎn)要少相接連線的交叉點(diǎn)要畫上連接符3-8譯碼器定義，邏輯示意圖定義：3－8譯碼器是指3輸入－8輸出的變量譯碼器。Y0Y1Y2Y4AB3－8譯碼器邏輯示意圖C為最高位，A為最低位Y3Y5Y6Y7C3-8譯碼器真值表和邏輯表達(dá)式只用與非門實(shí)現(xiàn)的輸出表達(dá)式輸出表達(dá)式真值表01111111000

Y0Y1Y2Y3Y4Y5Y6Y7ABC

輸入輸出

10111111100010110110111111110111111111011101

111111010111111111111000111110111ABY0Y1Y2Y3CY4Y5Y6Y7按照輸出表達(dá)式畫出3－8譯碼器的邏輯圖功能表111001111010011011010011100011111XXY0Y1Y2Y3AB

設(shè)置使能端（Enable）當(dāng)＝0，譯碼器使能當(dāng)＝1，譯碼器禁止Y0Y1Y2Y3AB邏輯示意圖有使能端的2-4譯碼器有使能端E的2-4譯碼器ABY0Y1Y2Y3譯碼器使能端E的作用在集成電路中增加控制使能(Enable)端E，是電路設(shè)計(jì)中常用的技術(shù)，使得集成電路更加靈活、可靠。一、靈活：用于擴(kuò)展二、可靠：用于選通用作擴(kuò)展（作用一）“0”“0”“0”“0”“1”“1”“1”“1”“1”“1”“1”用兩片2-4譯碼器組成3-8譯碼器:高位輸入C用作選片，A、B用于選中片內(nèi)譯碼。C＝0選中片I，C＝1選中片II。

5片2－4譯碼器構(gòu)成4－16譯碼器。第一層的一個譯碼器用作選片。E=0時，CD＝00時選中左邊一片，譯出Y0…Y3;依此類推。用作擴(kuò)展（續(xù)）E用作擴(kuò)展（續(xù)）

輸入輸出3-8譯碼器擴(kuò)展為4-16譯碼器IIIY0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

Y8

Y9

Y10

Y11

Y12

Y13

Y14

Y15

ABCABCABCD用作選通（作用二）

為什么需要選通？針對門電路的傳輸延遲造成的競爭、冒險(xiǎn)問題提出的。二輸入AND門（OR門）的輸入為A和A時,A滯后于A，則Y會出現(xiàn)尖峰信號。

理想情況：Y＝AA＝1負(fù)向尖峰正向尖峰與非門上升沿有尖峰或非門下降沿有尖峰端用于選通（續(xù)）譯碼器中設(shè)置二級緩沖，目的是均衡負(fù)載，但是由于信號傳輸?shù)难舆t，會在輸出端產(chǎn)生“0”重疊(Overlap)和尖峰信號(有些書中稱為毛刺，英文詞為：Spike,Glitch)。為消除尖峰和重疊，增加了E。ABY0Y1Y2Y3延遲產(chǎn)生尖峰若AB同時到來(無偏移Skew)。從功能表上分析，AB從“11”變到“00”時，輸出應(yīng)從Y3=0變成Y0=0，Y1Y2保持為“1”。但是，由于門的傳輸延遲，造成Y1,Y2上出現(xiàn)了尖峰，同時，Y3,Y0有一段時間同時為“0”，即零重疊。2(1級buffer+譯碼級延遲)3(2級buffer+譯碼級延遲)1(1級buffer延遲)延遲產(chǎn)生尖峰ABY0Y1Y2Y3延遲產(chǎn)生尖峰當(dāng)AB從“11”變到“00”時，輸出應(yīng)從Y3=0變成Y0=0。假設(shè)AB不能同時到來，存在偏移(Skew)，導(dǎo)致尖峰信號更寬。

tspike加寬、兩處出現(xiàn)零重疊toverlap=1級延遲tspike=tskew+1級延遲ABY0Y1Y2Y3tspike端覆蓋輸入的變化在AB變化期間，輸出是不穩(wěn)定的，可能會出現(xiàn)尖峰信號。加一個能覆蓋輸入變化的正脈沖(E＝1)，使得AB變化期間強(qiáng)制Y0-Y3=1，既可消除輸出端的干擾。

抑制尖峰和零重疊的正信號應(yīng)提前（或同時）于譯碼器的變量輸入變化前到來，正信號撤除應(yīng)滯后于變量輸入的變化(至少滯后1級緩沖的延遲)。E也不能太寬，否則速度會慢。端功能使用來抑制零重疊和尖峰，譯碼器的輸出波形變窄了.

使用E不使用E“0”有多個使能端的譯碼器件器件一、編號：74LS(HCT，HC）138：功能：3-8譯碼器（3個使能端）器件二、編號：74LS(HCT，HC）154功能4-16譯碼器（2個使能端）(前面介紹的器件型號為:74xx139雙2-4譯碼器)E用作擴(kuò)展（續(xù)）

具有多個使能端的3-8譯碼器擴(kuò)展為4-16譯碼器輸入IIIY0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

Y8

Y9

Y10

Y11

Y12

Y13

Y14

Y15

ABCABCABCD“1”使能輸出用3－8譯碼器分配地址區(qū)Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

ABCD0

D1

D2

D3

D4

D5

D6

D7

A0A1A2A3A432x8R0MD0

D1

D2

D3

D4

D5

D6

D7

A0A1A2A3A432x8R0MD0

D1

D2

D3

D4

D5

D6

D7

A0A1A2A3A432x8R0MD0

D1

D2

D3

D4

D5

D6

D7

A0A1A2A3A4A5A6A7CPUA0A1A2A3A4A0A1A2A3A4……A0A1A2A3A4使能A5A6A7地址總線數(shù)據(jù)總線第0片ROM第1片ROM第7片ROM用3－8譯碼器分配地址區(qū)（續(xù)）CPU的地址空間：A7~A0共有256個地址空間每個ROM有32個地址空間地址空間的對應(yīng)關(guān)系如圖：(0～31)(32～63)(64～95)(96～127)(128～159)(160～191)(192～223)(224～255)第0片ROM第1片ROM第2片ROM第3片ROM第4片ROM第5片ROM第6片ROM第7片ROM00000000~0001111100100000~0011111101000000~0101111101100000~0111111110000000~1001111110100000~1011111111000000~1101111111100000~1111111100000~1111100000~1111100000~1111100000~1111100000~1111100000~1111100000~1111100000~11111ROM地址空間CPU地址空間用譯碼器完成地址分配

地址線有10位，可以表示210＝1K個地址空間；地址線有20位，可以表示220＝1M個地址空間；地址線有30位，可以表示230＝1G個地址空間；32位地址可以表示4G地址；16M存儲器需要24位地址。

1Mx8存儲器的地址譯碼結(jié)構(gòu)20位地址譯碼器00········0000········0100········1011········111Mx8bit譯碼器的其他應(yīng)用2-4譯碼器用作數(shù)據(jù)分配器（Demultiplexer）A

BY0Y1Y2Y30/1000/11110/11010/1110/101110/110/1111110/1數(shù)據(jù)分配：將輸入數(shù)據(jù)在地址控制下連接到多個輸出通道。兩位數(shù)據(jù)分配器多級譯碼當(dāng)譯碼器的輸入變量數(shù)N增大時，用單級譯碼器不能實(shí)現(xiàn)1．譯碼部分的每個與/與非門的輸入端數(shù)會增多2．二級Buffer的每個Buffer的輸出負(fù)載加重，為：緩沖門的負(fù)載數(shù)為2N－1。例如，當(dāng)N＝12時，每個譯碼門有12個輸入，每個緩沖門有2048個負(fù)載，這是不現(xiàn)實(shí)的。

采用多級譯碼技術(shù)可以減少負(fù)載。用在大容量存儲器片內(nèi)的譯碼結(jié)構(gòu)。（多級譯碼不作重點(diǎn)要求）二級譯碼用兩級2-4譯碼器實(shí)現(xiàn)4-16譯碼器(2X22表示2輸入與非門4個，2X24表示2輸入與非門16個)二級譯碼用兩級4-16譯碼器實(shí)現(xiàn)8-256譯碼器ABCDEFGHY0

Y1

Y255

Y15

Y16

Y31

二—十進(jìn)制譯碼器十進(jìn)制的二進(jìn)制編碼（二進(jìn)制編碼的十進(jìn)制數(shù)，也叫BCD編碼BinaryCodeDecimaltoDecimal,BCD）1.不完全譯碼的BCD譯碼器2.完全譯碼的BCD譯碼器8-4-2-1碼表示十進(jìn)制數(shù)BADC00110110001101101

03

2

5476

X

X

X

X

9

8X

X

十進(jìn)制數(shù)8421碼00000100012001030011401005010160110701118100091001不完全譯碼的BCD譯碼器的功能表不完全譯碼的BCD譯碼器邏輯化簡當(dāng)ABCD＝0101~1111時，Y0~9均為任意值，Y0~9表達(dá)式為

BADC0011011000110110Y0=0X

X

X

X

X

X

Y1=0Y3=0Y2=0Y4=0Y5=0Y7=0Y6=0Y8=0Y9=0不完全譯碼的BCD譯碼器邏輯圖完全譯碼的BCD譯碼器當(dāng)輸入ABCD出現(xiàn)0101~1111時，譯碼器輸出Y0~9均為“1”，Y0~9表達(dá)式為

完全譯碼的BCD譯碼器顯示譯碼器顯示數(shù)字ABCDabcdefg000000000001110001001111201000010010311000000110400101001100510100100100601101100000711100001111800010000000910010001100顯示譯碼器邏輯示意圖及功能描述abceABdfgCDLTRBIBI/RBO功能描述ABCD為要顯示的數(shù)據(jù)，A為最低位，D為最高位。LT為測試輸入，RBI為滅零輸入，BI/RBO為熄滅輸入/滅零輸出正常工作時，LT、RBI、BI/RBO均為“1”。BI/RBO＝”0”，所有的數(shù)碼段都熄滅。LT=“0”，BI/RBO=“1”，測試狀態(tài)，數(shù)碼顯示都為“8”，表示數(shù)碼管正常。RBI=“0”，LT=“1”，BI/RBO=“1”時，當(dāng)ABCD=“0000”，所有的數(shù)碼段都熄滅。所以RBI=“0”只是滅零。十進(jìn)制