第5章中央處理器課件

第5章中央處理器本章主要內容：

CPU的功能和組成

指令周期

時序產生器和控制方式微程序控制器硬連線控制器提高CPU性能的技術

中央處理器CPU的主要功能是自動的從主存儲器中取出指令、分析指令和執(zhí)行指令，即按指令控制計算機各部件操作，并對數據進行處理。

指令控制：控制程序的執(zhí)行順序；操作控制：產生各種操作所需的控制信號；時間控制：對各種操作實施時間上的定時；數據加工：對數據進行算術、邏輯運算處理。一CPU的功能和組成CPU的基本組成：運算器、控制器、cache

。運算器：實現數據的算術與邏輯運算?？刂破鳎寒a生控制信號，協調和指揮各個部件完成執(zhí)行指令的操作。取指令，并指出下條指令的地址；對指令譯碼或測試，并產生相應的操作控制信號；指揮并控制CPU、存儲器和I/O設備之間數據流動的方向。Cache：存儲指令和數據。CPU模型模型機各部件功能：寄存器的功能：暫存指令和數據數據緩沖寄存器（DR）：存運算結果及內部緩沖；緩沖CPU與外部（主存與外設）數據傳送。指令寄存器（IR）：存儲當前正在執(zhí)行的指令字。指令譯碼器：分析測試指令操作碼的功能。程序計數器（PC）：存儲下一條要執(zhí)行指令的地址。地址寄存器（AR）：存儲當前訪問數據的地址。通用寄存器（R0~R3）：存儲參與運算及運算結果的數據。狀態(tài)字寄存器（PSW）：存儲運算狀態(tài)。操作控制器：根據指令操作碼和時序信號，產生各種控制信號，在各寄存器之間建立數據通路。微程序控制器硬布線控制器時序產生器：產生定時信號，對各種操作信號實施時間上的控制。二指令周期CPU的工作就是周而復始的執(zhí)行指令過程。指令的分段執(zhí)行過程取指令：根據PC提供的地址從主存/cache中讀取當前指令，送到指令寄存器IR中；分析指令：通過譯碼電路分析IR中指令操作碼字段表示什么操作，并在時序系統(tǒng)的配合下產生該指令對應的微操作命令序列；執(zhí)行指令：執(zhí)行階段還可細分為：取操作數執(zhí)行操作形成下一條指令地址在運行的過程中，CPU還要對出現的某些異常情況或輸入/輸出請求進行處理。指令的周期：CPU從內存取出一條指令并執(zhí)行這條指令的所有操作時間總和。又可細分成若干個CPU周期。CPU周期：又稱機器周期，一般用從內存讀取一條指令字的最短時間來定義。又可細分成若干個時鐘周期。時鐘周期：CPU處理操作的基本時間單位，通常稱為節(jié)拍脈沖或T周期。一個CPU周期包含若干個時鐘周期?；局噶钪芷冢喝≈钢芷?，執(zhí)行周期典型指令功能：指令助記符：MOVR0，R1功能：寄存器數據傳送操作：（R1）→R0指令助記符：LADR1，6功能：從內存取數到寄存器操作：（6）→R1指令助記符：ADDR1，R2功能：加法操作操作：（R1）+（R2）→R2指令助記符：STOR2，（R3）功能：存寄存器數據到內存操作：（R2）→（R3）

指令助記符：JMP101功能：無條件轉移操作：101→PC指令助記符：ANDR1，R3功能：邏輯與操作操作：（R1）∧（R3）→R3MOV指令的指令周期取指令周期操作步驟：101

→

PCPC→ABUS（I）；（101）→IBUS→IRPC+1→PC（102）OP數據經過譯碼器識別為MOV指令。MOV指令的指令周期執(zhí)行指令周期操作步驟：OC→R1

OC送傳送信號

R1

→ALU通路→DBUSDBUS→DRDR→R0CPU周期數：2個，取指和執(zhí)行指令各占一個。1010210LAD指令的指令執(zhí)行周期10PC→ABUS(I)IBUS→IRPC+1IR（A）→AR譯碼AR→ABUSDBUS→DRDR→R1100ADD指令的指令執(zhí)行周期10譯碼R1+R2→DRDR→R2PC→ABUS(I)IBUS→IRPC+1120STO指令指令的指令執(zhí)行周期10R3→AR譯碼R2→DBUSPC→ABUS(I)IBUS→IRPC+1120JMP指令指令的指令執(zhí)行周期譯碼IR（Ａ）→ＰＣPC→ABUS(I)IBUS→IRPC+1101小結：用方框圖語言表示機器指令周期，一個方框代表一個CPU周期。例1（1）ADDR2，R0（2）SUBR1，R3解(R2)+(R0)→(R0)PC→ARM→DRPC+1→PCDR→IRPCo，G，ARiR/W=R，PC+1DRo，G，IRiR2→YR0→XY+X→R0R2o，G，YiR0o，G，Xi+，G，R0i取指執(zhí)行PC+1例1解(R1)-(R3)→(R3)DR→IRDRo，G，IRiR3→YR1→XY-X→R3R3o，G，YiR1o，G，Xi-，G，R3i取指執(zhí)行PC+1PC→ARM→DRPC+1→PCPCo，G，ARiR/W=R，PC+1三時序產生器和控制方式指令的執(zhí)行過程就是依次產生一個確定的控制信號序列的過程。指令的執(zhí)行是分階段分步驟進行的。每一步的操作是由控制器產生一些相應的控制信號實現。各步驟的操作是有先后秩序的，控制信號的長短必須有嚴格的時間控制。常用控制器時序方式：硬布線控制器：采用主狀態(tài)周期-節(jié)拍電位-節(jié)拍脈沖三級體制。微程序控制器：采用節(jié)拍電位-節(jié)拍脈沖二級體制。時序信號產生器時鐘源：產生方波時鐘脈沖信號。環(huán)形脈沖發(fā)生器：產生一組有序的間隔相等或不等的脈沖序列。節(jié)拍脈沖和讀寫時序電路：產生節(jié)拍脈沖及存儲器讀寫時序信號。啟?？刂七壿嬰娐罚汗?jié)拍脈沖信號使能電路?？刂品绞剑杭纯刂撇煌僮餍蛄袝r序信號的方法。同步控制方式：指令在執(zhí)行時所需的機器周期數(CPU周期）和時鐘周期數（節(jié)拍脈沖）都固定不變。采用完全統(tǒng)一的機器周期執(zhí)行各種不同的指令。采用不定長機器周期。中央控制與局部控制結合。異步控制方式：指每個操作控制信號根據需要確定完成時間。根據“應答”方式操作。聯合控制方式：同步控制和異步控制相結合的方式。大部分操作序列安排在固定的機器周期中，部分采用“回答”信號方式；機器周期的節(jié)拍脈沖數固定，但是各條指令周期的機器周期數不固定。四微程序控制器（一）微程序控制原理核心思想：將控制信號編成微指令，這樣每條機器指令的所有操作可以編成一段由微指令組成的微程序；將所有機器指令的微程序存到一個只讀存儲器里（CM），CPU執(zhí)行一條指令時，只需將CM中相應的一段微程序讀出來，就可產生各種微操作信號，以實現該指令的功能。基本術語微命令：控制部件通過控制線向執(zhí)行部件發(fā)出的各種控制信號。LDR1’LDR2’LDR3’R1→XR2→XDR→XR3→YR2→YR1→Y微操作：執(zhí)行部件接受微命令后所進行的操作。相斥性微操作：不能同時或在同一個CPU周期中出現的微操作。相容性微操作：能同時或在同一個CPU周期中出現的操作?；拘g語（續(xù)）微指令：在機器的一個CPU周期中，一組實現一定操作功能的微命令的組合。微操作控制字段：產生控制信號。順序控制字段：產生下條微指令的地址。微程序：實現一條機器指令功能的許多條微指令組成的序列。微指令給出的控制信號都是節(jié)拍電位信號。但，有些信號不能來的太早也不能來的太遲，所以，這些微命令還要和節(jié)拍脈沖信號相與。微程序控制器組成原理控制存儲器：用于存放實現全部指令系統(tǒng)的微程序。微指令寄存器：用來存放當前執(zhí)行的一條微指令。地址轉移邏輯：用于形成下條微指令的微地址。微程序控制器舉例：處理器部件指令功能：用BCD碼來完成十進制的加法運算。R1+R2→R2指令流程微指令格式PC→MM→IRPC+1R1+R2→R2R2+R3→R2CR2-R3→R2RD，LDIR，PC+1R1→X，R2→Y，+，LDR2R2→X，R3→Y，+，LDR2R2→X，R3→Y，—，LDR2微程序設計流程00000000000010101100000PC→MM→IRPC+1R1+R2→R2P1R2+R3→R2P2R2-R3→R20000010100100100000000010011010100100010100010011000000001000001000100100100000000000微程序控制器組成原理CPU周期與微指令周期關系微指令周期=讀出微指令的時間+執(zhí)行該條微指令的時間機器指令與微指令的關系一條機器指令的功能是由若干條微指令組成的序列來實現的。機器指令存儲在內存中，CPU外部；微指令存儲在CM中，屬于CPU內部。每一個CPU周期對應一條微指令

微命令編碼方式直接表示法—將控制字段的每個二進制位定義為一個微命令。優(yōu)點：簡單、直觀，執(zhí)行速度快，操作并行性好。缺點：微指令字長過長，位空間利用率低。編碼（分段譯碼）表示法—把一組相斥性的微命令信號組合在一個字段，然后通過譯碼器對每個微命令信號進行譯碼，譯碼的輸出作為控制信號。優(yōu)點：可用較少的二進制位表示較多的微命令信號，縮短CM的字長。缺點：增加了譯碼電路，速度相對要慢一些?；旌媳硎痉樘岣哽`活性，常在微指令中增設一個常數字段。（二）微程序設計技術微地址的形成方法多路轉移方式（斷定）：將順序控制字段分成測試字段（P）和下地址字段二段。未出現多路分支時，后繼由下地址字段直接給出，出現多路分支時，根據測試字段值和狀態(tài)條件選擇轉移地址。優(yōu)點：多路轉移靈活，速度快；缺點：轉移地址硬件設計復雜。計數器方式（增量方式）：順序執(zhí)行時，后繼地址在現行微地址上加上一增量；非順序執(zhí)行時，需執(zhí)行一條轉移微指令。優(yōu)點：順序控制字段較短，設計簡單。缺點：多路并行轉移弱，速度較慢，靈活性差。例2微地址寄存器有6位(μA5-μA0)，當需要修改其內容時，可通過某一位觸發(fā)器的強置端S將其置“1”?，F有三種情況：(1)執(zhí)行“取指”微指令后，微程序按IR的OP字段(IR3-IR0)進行16路分支；(2)執(zhí)行條件轉移指令微程序時，按進位標志C的狀態(tài)進行2路分支；(3)執(zhí)行控制臺指令微程序時，按IR4，IR5的狀態(tài)進行4路分支。請按多路轉移方法設計微地址轉移邏輯?！窘狻堪搭}意，微程序有三種判別測試，分別為P1，P2，P3。由于修改μA5-μA0內容具有很大靈活性，現分配如下：(1)用P1和IR3-IR0修改μA3-μA0；(2)用P2和C修改μA0；(3)用P3和IR5，IR4修改μA5，μA4。微指令的格式水平型微指令—在一個微指令周期內，同時給出多個能并行操作的微命令。全水平型字段譯碼型混合型垂直型微指令—在微指令中設置微操作碼字段和地址碼字段，采用微操作碼編譯法，并由微操作碼規(guī)定微指令的功能。二者比較：水平型并行操作能力強、效率高、靈活性強，微指令執(zhí)行時間短，但微指令字長長、復雜程度高、對硬件了解程度高。而垂直型相反。動態(tài)微程序設計靜態(tài)微程序設計：微程序設計好后，不再（能）修改；動態(tài)微程序設計：微程序可根據需要再修改?；舅枷耄河瞄T電路和觸發(fā)器構成的邏輯電路來產生控制信號。設計方法：綜合所有機器指令流程的微操作時間表，列出各微命令與輸入的關系，設計出邏輯式，用門電路或可編程器件來實現。優(yōu)點：速度快缺點：設計復雜、不易修改。五硬連線控制器采用同步控制方式：長指令和短指令的節(jié)拍時間一樣。設計方法：根據所有機器指令流程圖，尋找產生同一個微操作信號的所有條件，并與適當的節(jié)拍電位和節(jié)拍脈沖組合，然后用布爾代數表達式描述，最后用門電路來實現。M1，M2，M3為節(jié)拍電位信號，T1，T2，T3，T4為一個CPU周期的節(jié)拍脈沖信號，MOV，LAD，ADD，STO，JMP分別表示對應機器指令的OP操作碼譯碼輸出信號。請寫出，LDIR、LDDR的邏輯表達式。六、提高ＣＰＵ性能的技術5.7.1流水CPU技術并行處理技術同時性指兩個以上事件在同一時刻發(fā)生；并發(fā)性指兩個以上事件在同一時間間隔內發(fā)生。計算機并行處理技術形式：時間并行：指時間重疊?？臻g并行：指資源重復。時間并行+空間并行：指時間重疊和資源重復的綜合應用。例如，奔騰CPU采用了超標量流水技術。流水線技術設計方法：將一個大的功能部件分成幾個獨立的功能部件，并行工作以提高執(zhí)行速度的技術。流水線中功能部件必須滿足的條件：流水線中的任務必須是連續(xù)的，流水線應是完全充滿的。分解的任務是有聯系的。段與段之間傳送字任務時，必須通過高速緩沖寄存器。流水線中各段的執(zhí)行時間應盡可能相等。5.7.2流水cpu的結構（一）流水計算機的系統(tǒng)組成指令部件指令隊列執(zhí)行部件（二）流水CPU的時空圖。設指令周期包含四個子過程：非流水線時空圖標量流水線時空圖超標量流水線時空圖1.吞吐率單位時間內流水線所完成指令或輸出結果的數量最大吞吐率（滿載后）實際吞吐率連續(xù)處理

n

條指令的吞吐率為設m

段的流水線各段時間為ΔtTpmax=Δ1tTp=m

·Δ

+(n-1)·

Δ

ntt（三）流水線性能2.加速比Sp

m

段的流水線的速度與等功能的非流水線的速度

之比設流水線各段時間為Δt完成n

條指令在m

段流水線上共需

T=m

·

+(n-1)·

ttΔΔ完成n條指令在等效的非流水線上共需

T

′=nm

·tΔSp

=

m

·+(n-1)·

nm·=nmm

+n-1

ΔtΔΔtt

則由于流水線有建立時間和排空時間因此各功能段的設備不可能一直處于工作狀態(tài)

流水線中各功能段的利用率3.效率

mΔt31245312453124531245………………………………n-1nn-1nn-1nn-1nT時間S空間空間S4S3S2S1(n-1)Δtm(m

+n-1)Δt

=mnΔt

流水線各段處于工作時間的時空區(qū)流水線中各段總的時空區(qū)

效率=3.效率

mΔt31245312453124531245………………………………n-1nn-1nn-1nn-1nT時間S空間空間S4S3S2S1(n-1)Δt流水線中各功能段的利用率（四）流水線分類指令流水線：指指令步驟的并行。算術流水線：指令運算操作步驟的并行。處理機流水線：指程序步驟的并行。（五）流水線中的主要問題資源相關數據相關控制相關（1）資源相關：指多條指令進入流水線后在同一機器時鐘周期內爭用同一個功能部件所發(fā)生的沖突。設指令流水線分為：取指、譯碼、計算有效地址或執(zhí)行、訪存取數、寫寄存器五段。解決辦法：1.停頓流水線2.重復設置存儲器，數據和指令分開存放3.采用指令預取技術大部分計算機數據和指令放在一個存儲單元中，且只有一個端口（2）數據相關：若在一個程序中，如果必須等前一條指令執(zhí)行完畢后，才能執(zhí)行后一條指令，那么這兩條指令就是數據相關的

例執(zhí)行：ADDR1，R2，R3SUBR4，R1，R5ANDR6，R1，R7解決辦法：1.停頓流水線2.采用定向技術（旁路技術或相關通路技術）：增設運算結果緩沖寄存器（3）控制相關：當執(zhí)行轉移指令時，使流水線發(fā)生斷流的問題。

解決辦法：1.延遲轉移法2.轉移預測法3.加快和提高形成條件碼4.加快短循環(huán)程序的處理5.采用優(yōu)化延遲轉移技術三種數據相關寫后讀相關（RAW）：指令j試圖在指令i寫入寄存器前就讀出該寄存器的內容，這樣，指令j就會錯誤地讀出該寄存器中的舊內容。MULR1,R2;ADDR3,R1;讀后寫相關（WAR）：指令j試圖在指令i讀出寄存器之前就寫入該寄存器，這樣，指令i就錯誤地讀出該寄存器中的新內容。MUL