第四章(組合邏輯電路)

組合邏輯電路的分析方法和設(shè)計方法常用中規(guī)模組合邏輯電路及其應(yīng)用競爭—冒險現(xiàn)象4組合邏輯電路學(xué)習(xí)要點電路特點功能特點任意時刻的輸出信號只與此時刻的輸入信號有關(guān)，而與信號作用前電路的輸出狀態(tài)無關(guān)不包含有記憶功能的單元電路，也沒有反饋電路。2.組合邏輯電路的特點1.數(shù)字電路組合邏輯電路時序邏輯電路可以用邏輯圖、函數(shù)表達式、卡諾圖或真值表的形式來表示邏輯功能。

框圖:(圖4-0-1)

描述方法3.中規(guī)模組合電路概念4.1組合邏輯電路分析

含義:邏輯電路的分析就是找出給定邏輯電路輸出和輸入之間的邏輯關(guān)系，并指出電路的邏輯功能。

分析步驟：

已知組合邏輯電路寫輸出邏輯表達式化簡分析其功能填真值表分析其功能例1解：1)、根據(jù)邏輯圖寫輸出邏輯表達式并化簡組合邏輯電路如圖，試分析其邏輯功能。BABAY+=···=2）、根據(jù)邏輯表達式列真值表00011011ABY01103）、由真值表分析邏輯功能當(dāng)AB相同時，輸出為0當(dāng)AB相異時，輸出為1異或功能。&&&&YABABA·ABB·AB例2分析如圖所示組合邏輯電路的功能。

（2）化簡（3）真值表

例2的邏輯電路解：（1）表達式真值表ABCY00000101001110010111011100010111(4)功能：輸入兩個或者兩個以上的1,輸出Y為1,可作為多數(shù)表決電路使用。例3分析如圖所示組合邏輯電路的功能。

（2）真值表

例3邏輯電路解：（1）表達式真值表ABCY00000101001110010111011101111110(3)功能：輸入變量A、B、C同時為1或0時,輸出Y為0，該電路可判斷輸入變量是否一致。4.1.1加法器1.一位半加器電路圖能對兩個1位二進制數(shù)進行相加而求得和及進位的邏輯電路稱為半加器。表達式真值表2.一位全加器電路圖表達式真值表邏輯功能CO∑CIABS1位加法器邏輯符號2.多位全加器4位串行進位加法器：10011101111例如做14+7的運算：=（10101）2=16+4+1=（21）1001110(1110)2+(0111)20CO∑CIABSCO∑CIABSCO∑CIABSCO∑CIABS超前進位加法器串行進位運算速度慢，用超前進位法可提高運算速度。不片接時,芯片74LS83的CI端應(yīng)接低電平.常用4位超前進位加法器有74LS83等。74LS83B3B2B1B0A3A2A1A0S3S2S1S0CICO應(yīng)用P119原理圖4-1-54.1.2編碼器

編碼：將特定含義的輸入信號（文字、數(shù)字、符號）轉(zhuǎn)換成二進制代碼的過程。

編碼器：實現(xiàn)編碼操作的數(shù)字電路。編碼器分類：按編碼方式不同，分普通編碼器和優(yōu)先編碼器;

按照輸出代碼的不同，分二進制編碼器和非二進制編碼器。1.二進制優(yōu)先編碼器優(yōu)先編碼器是當(dāng)多個輸入端同時有信號時，電路只對其中優(yōu)先級別最高的信號進行編碼。真值表74LS148I7I6I5I4I3I2I1I0YEXY2Y1Y0YSST邏輯符號CT54148/CT74148高位片工作時：高位輸入全1不工作時：則YS1=0允許低位片對輸入I0～I7編碼。YS1=1，ST2=1，則高位片編碼，低位片禁止編碼。2.10線-4線優(yōu)先編碼器74LS147二—十進制優(yōu)先編碼器0編碼有效輸出8421BCD反碼10線—4線（實為9線—4線）沒有I0

端:當(dāng)I9~I1全為1時，輸出0000的反碼111174LS147I8I7I6I5I4I3I2Y2Y1Y0I9I1Y3優(yōu)先編碼器74LS148的應(yīng)用舉例計算機鍵盤，其內(nèi)部就是一個字符編碼器。它將鍵盤上大、小寫英文字母和數(shù)字及符號還包括一些功能鍵（回車、空格）等編成一系列的七位二進制數(shù)碼，送到計算機的中央處理單CPU，然后再進行處理、存儲、輸出到顯示器或打印機上。

3.其它優(yōu)先編碼器優(yōu)先編碼器是當(dāng)多個輸入端同時有信號時，電路只對其中優(yōu)先級別最高的信號進行編碼。

解：（１）根據(jù)題意知，同一時間電話室只能處理一部電話，假如用A、B、C分別代表火警、急救、工作三種電話，設(shè)電話鈴響用1表示，鈴沒響用0表示。當(dāng)優(yōu)先級別高的信號有效時，低級別的則不起作用，這時用×表示；用Y1,Y2表示輸出編碼。例：電話室有三種電話，按由高到低優(yōu)先級排序依次是火警電話，急救電話，工作電話，要求電話編碼依次為00、01、10。設(shè)計電話編碼控制電路。

（２）列真值表:真值表如下所示。

表3.3例5的真值表輸入輸出ABCY1Y21××01×001000110（３）寫邏輯表達式（４）畫優(yōu)先編碼器邏輯圖如圖所示。優(yōu)先編碼邏輯圖4.1.3譯碼器譯碼含義:

譯碼是編碼的逆過程，即將每一組輸入二進制代碼“翻譯”成為一個特定的輸出信號。譯碼器:實現(xiàn)譯碼功能的數(shù)字電路稱為譯碼器。譯碼器分類:變量譯碼器(二進制譯碼器);碼制譯碼器(非二進制譯器);顯示譯碼器。

一、二進制譯碼器1）邏輯圖1、2位二進制譯碼器2）真值表STA1A0Y3Y2Y1Y01XX11110001110001110101010110110111輸出1有效Y3Y2Y1Y0A0A1STY3Y2Y1Y0A0A1ST輸出0有效3）邏輯符號對應(yīng)上圖4)功能擴展（2線-4線擴展成3線-8線譯碼器真值表輸入輸出0001111111011111101111110111111011111101111110111111011111101111111

A2A1A0Z3Z2Z1Z0Z7Z6Z5Z41A1A2Y3Y2Y1Y0A0A1SY3Y2Y1Y0A0A1S（1）（2）Z7Z6Z5Z4Z3Z2Z1Z0001010011100101110111A06）常用集成2線—4線譯碼器74LS139：雙2線—4線譯碼器74LS139Y13Y12Y11Y10Y23Y22Y21Y20A20A21S2A10A11S12、三位二進制譯碼器三位二進制譯碼器即3線—8線譯碼器，常用3線—8線譯碼器有74LS138邏輯符號（輸出0有效）：當(dāng)控制端S1S2S3=100時，譯碼器處工作狀態(tài)，它能將三位二進制數(shù)的每個代碼分別譯成低電平。74LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0譯碼器禁止時，所有輸出端都輸出無效電平（高電平）。3線-8線譯碼器邏輯符號4線-10線譯碼器應(yīng)用擴展：利用4片4-10譯碼器和1片2-4譯碼器組成5-32線譯碼器典型應(yīng)用:1)地址譯碼器3.綜合1）同理,四位二進制譯碼器為4線—16線譯碼器(如74LS154等)2）二進制譯碼器就是n線—2n線譯碼器，即，n變量全部最小項的譯碼器。74LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0&&1ABCICO2)函數(shù)發(fā)生器二、二—十進制譯碼器（以8421BCD碼的譯碼器為例）2、結(jié)構(gòu)：常用集成8421BCD碼譯碼器有74LS042，

4線—10線，沒有片選端。3、1、功能：能將8421BCD碼譯成對應(yīng)的高、低電平。3、真值表4、擴展應(yīng)用顯示譯碼器是常見的數(shù)字顯示電路,它通常由譯碼器、驅(qū)動器和顯示器等部分組成。

1.顯示器件數(shù)碼顯示器按顯示方式有分段式、字形重疊式、點陣式;按發(fā)光材料分半導(dǎo)體、熒光、液晶顯示器.分段式半導(dǎo)體顯示器應(yīng)用最普遍。它有共陽極和共陰極兩種接法。三、顯示譯碼器等效電路：共陽極，需0驅(qū)動共陰極，需1驅(qū)動LED數(shù)碼管外形圖hagdbcef+Uabcdefgabcdefg2、

顯示譯碼器為了使七段數(shù)碼管顯示BCD代碼所表示的十進制數(shù)，必須使用顯示譯碼器，將BCD代碼譯成數(shù)碼管所需的驅(qū)動信號。常用可以驅(qū)動共陰極LED數(shù)碼管的顯示譯碼器有74LS48等。74LS48的符號圖和管腳排列圖

表4-1-874LS48顯示譯碼器的功能表輸入輸出字型

A3A2A1A0abcdefg11111111111×××××××××0000000011000011110000110011000101010101111111111110110101111111100111110111111110110110101010001010100011101100111110113.驅(qū)動電路4.應(yīng)用電路4.1.4數(shù)值比較器數(shù)值比較器就是對兩個位數(shù)相同的二進制數(shù)A、B進行比較，其結(jié)果有A＞B、A＜B和A＝B三種可能性。一、1位數(shù)值比較器1、邏輯圖2、表達式Y(jié)A<B=ABYA>B=AB3、真值表YA=B=AB+AB3、真值表100100100100ABY(A<B)Y(A=B)Y(A>B)00011011二、多位數(shù)值比較器1、邏輯符號2.集成數(shù)字比較器74LS8574LS85是四位數(shù)字比較器，其邏輯符號以及管腳排列圖如下所示。圖3.2374LS85管腳排列圖COMPY(A<B)Y(A=B)Y(A>B)I(A<B)I(A=B)I(A>B)B3B2B1B0A3A2A1A0

3.數(shù)字比較器的擴展用兩片74LS85組成八位數(shù)字比較器的電路如圖所示。4.1.5數(shù)據(jù)選擇器

１.數(shù)據(jù)選擇器的功能：從多路輸入中選擇一路輸出。根據(jù)輸入端的個數(shù)分為四選一、八選一等等。其功能如圖所示的單刀多擲開關(guān)。數(shù)據(jù)選擇器示意圖

數(shù)據(jù)選擇器由地址端、控制端、數(shù)據(jù)輸入端和使能信號端組成。2.四選一數(shù)據(jù)選擇器電路圖

工作狀態(tài)表

表達式:

Y=A1A0D0

+A1A0D1+A1A0D2

+A1A0D3符號

A1A0四選一D3D2D1D0SY3.八選一數(shù)據(jù)選擇器符號

真值表

表4-1-1274LS151的功能表01D0

D1

D2D3D4D5D6D71×××00000001001000110100010101100111WＷＥA2A1A0

表達式:

解：十六選一的數(shù)據(jù)選擇器的地址輸入端有四位，最高位A3的輸入可以由兩片八選一數(shù)據(jù)選擇器的使能端接非門來實現(xiàn)，低三位地址輸入端由兩片74LS151的地址輸入端相連而成，連接圖如圖3.１６所示。當(dāng)A3=0時,低位片4LS151工作,根據(jù)地址控制信號A3A2A1A0選擇數(shù)據(jù)D0～D7輸出；A3=1時,高位片工作,選擇D8～D15進行輸出。

4.數(shù)據(jù)選擇器的功能擴展以及應(yīng)用例8用兩片74LS151連接成一個十六選一的數(shù)據(jù)選擇器圖3.１６例8的連接圖4.2組合邏輯電路的設(shè)計

①所用的邏輯器件數(shù)目最少，器件的種類最少，且器件之間的連線最簡單。②滿足速度要求，應(yīng)使級數(shù)盡量少，以減少門電路的延遲。③功耗小，工作穩(wěn)定可靠。設(shè)計時主要考慮的問題：一、設(shè)計步驟用與非門設(shè)計邏輯電路根據(jù)功能要求填卡諾圖化簡邏輯函數(shù)列真值表寫最簡與或式用多種基本門設(shè)計邏輯電路變?yōu)榕c非與非式4.2.1小規(guī)模組合邏輯設(shè)計（用基本門設(shè)計電路）例4-11、列真值表2、填卡諾圖化簡邏輯函數(shù)00010111

ABCY

000001010

011

100

101

110

11111100001BC0001111001AY有一火災(zāi)報警系統(tǒng)，設(shè)有煙感、溫感和紫外光感三種不同類型的火災(zāi)探測器，為防止誤報警，只有當(dāng)其中兩種或兩種以上的探測器發(fā)出探測信號時，報警系統(tǒng)才產(chǎn)生報警控制信號，設(shè)計產(chǎn)生報警控制信號的電路。3、輸出函數(shù)式4、用與門、或門設(shè)計電路5、用與非門設(shè)計電路思考：若只用二輸入與非門設(shè)計電路，如何畫邏輯圖？Y=AB+BC+AC提示：的形式畫邏輯圖。&&&&ABCY&&&≥1ABCYY=（ABBC）AC··將函數(shù)式化為列出真值表→寫出邏輯表達式→邏輯化簡和變換→畫出邏輯圖例4-2歸納：組合邏輯電路的設(shè)計步驟二、最少與非門設(shè)計步驟三、或非門設(shè)計步驟解：（1）輸入變量Ａ、Ｂ、Ｃ分別表示三個班學(xué)生是否上自習(xí),1表示上自習(xí),０表示不上自習(xí)；輸出變量Ｙ、Ｇ分別表示大教室、小教室的燈是否亮,１表示亮,０表示滅.例3有三個班學(xué)生上自習(xí)，大教室能容納兩個班學(xué)生，小教室能容納一個班學(xué)生。設(shè)計兩個教室是否開燈的邏輯控制電路，要求如下：(1)一個班學(xué)生上自習(xí)，開小教室的燈。(2)兩個班上自習(xí)，開大教室的燈。(3)三個班上自習(xí)，兩教室均開燈。（2）列真值表：如表3.2所示。表3.2真值表ABCYG0000010100111001011101110001011001101011（3）寫表達式并化簡:（4）畫邏輯圖:與或邏輯表達式畫出邏輯圖；再畫出用與非門實現(xiàn)的邏輯圖。圖3.3例3的邏輯圖

(a)直接實現(xiàn)；(b)用與非門實現(xiàn)(1)

利用數(shù)據(jù)選擇器，當(dāng)使能端有效時，將地址輸入、數(shù)據(jù)輸入代替邏輯函數(shù)中的變量實現(xiàn)邏輯函數(shù)。一.數(shù)據(jù)選擇器的應(yīng)用

解把邏輯函數(shù)變換成最小項表達式：

例1試用八選一數(shù)據(jù)選擇器74LS151產(chǎn)生邏輯函數(shù)4.2.2采用中規(guī)模集成器件設(shè)計組合邏輯電路八選一數(shù)據(jù)選擇器的輸出邏輯函數(shù)表達式為

將式中A2、A1、A0用A、B、C來代替,D0=D1=D3=D6=1,D2=D4=D5=D7=0，畫出該邏輯函數(shù)的邏輯圖，如圖邏輯圖

例2用數(shù)據(jù)選擇器實現(xiàn)三變量多數(shù)表決器。

則有：

D0=D1=D2=D4=0D3=D5=D6=D7=1解：三變量多數(shù)表決器在例1中已分析,其邏輯表達式為

畫出邏輯圖如圖所示例2的邏輯圖(2)具有n位地址碼的數(shù)據(jù)選擇器，可以產(chǎn)生多于n個變量的任意邏輯函數(shù)。例：用8選1數(shù)據(jù)選擇器實現(xiàn)4變量邏輯函數(shù)F（A、B、C、D）=∑m(1,5,6,7,9,11,12,13,14)解：8選1數(shù)據(jù)選擇器有3個地址端，8個數(shù)據(jù)輸入端，而四變量函數(shù)一共有16個最小項，所以采用兩片8選1數(shù)據(jù)選擇器，擴展成16選1數(shù)據(jù)選擇器，如下圖a）擴展法例：用8選1數(shù)據(jù)選擇器實現(xiàn)4變量邏輯函數(shù)F（A、B、C、D）=∑m(1,5,6,7,9,11,12,13,14)解：第一步作出F的卡諾圖及其3變量降維圖，如下圖b）降維圖法第二步得到8選1數(shù)據(jù)選擇器數(shù)據(jù)輸入端D0=D，D1=0，D2=D，D3=1，D4=D，D5=D，D6=1，D7=D第三步畫出邏輯電路圖解：四選一數(shù)據(jù)選擇器的輸出表達式為：例：用四選一數(shù)據(jù)選擇器產(chǎn)生三變量的

邏輯函數(shù)Z=ABC+ABC+ABY=A1A0D0+A1A0D1+A1A0D2

+A1A0D3

將Z式寫成與Y式完全對應(yīng)的形式：對照Z式與Y式知，只要令：Z=根據(jù)替代關(guān)系連接線路A1A0D3D2D1D0SYABC+AB?0+ABC+AB?1ABC11ZA1=A，A0=B，D0=C，D1=0，D2=C，D3=1數(shù)據(jù)選擇器的輸出函數(shù)就是Z式所表示的邏輯函數(shù)二、譯碼器的應(yīng)用1、用譯碼器作數(shù)據(jù)分配器例如用2線—4線譯碼器作數(shù)據(jù)分配器：A1A0端：地址碼輸入端S端：數(shù)據(jù)D的輸入端Y3~Y0：數(shù)據(jù)輸出端把數(shù)據(jù)D=1010依次加在S端，10111110111011111100011011A1A0地址碼

輸出Y2=DY0=DY1010例如：令地址碼A1A0=10結(jié)果只有Y2=1010功能表DY3Y2Y1Y0A0A1SY1=DY3=D2、用譯碼器產(chǎn)生任意邏輯函數(shù)n線—2n線的譯碼器，可產(chǎn)生不多于n個變量的任意邏輯函數(shù)。1）方法步驟2）注意控制端的條件要滿足。函數(shù)變量的權(quán)位應(yīng)與所用譯碼器輸入代碼的權(quán)位相對應(yīng)；所用譯碼器輸出1有效時，輸出端應(yīng)附加或門；把原函數(shù)化為最小項之和形式；根據(jù)函數(shù)的變量數(shù)n，確定用n線——2n線譯碼器；所用譯碼器輸出0有效時，輸出端應(yīng)附加與非門。假設(shè)用圖示輸出1有效的3線—8線譯碼器產(chǎn)生此函數(shù)，則應(yīng)將Z式變?yōu)槿缦滦问剑喝绻幂敗こ?有效的3線—8線譯碼器74LS138產(chǎn)生此函數(shù)，例1：用譯碼器產(chǎn)生Z=ABC+AB解：≥1ZABC1譯碼器輸出端附加或門即可。則應(yīng)將Z式變?yōu)槿缦滦问剑鹤g碼器輸出端附加與非門即可。Z=ABC+ABC+ABC=m0+m6+m7

Y0+Y6+Y7Z=m0+m6+m7Z=m0+m6+m7=m0·m6·m7Y0·Y6·Y7Y7Y6Y5Y4Y3Y2Y1Y0SA2A1A074LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0ZABC1&例2：用一片74LS138實現(xiàn) 1位全加器的邏輯功能連接線路如圖。例3：用1片74LS139實現(xiàn)

1位全加器的邏輯功能。先將雙2線—4線連接成3線—8線譯碼器，再產(chǎn)生題示邏輯功能。已知1位全加器的邏輯表達式為74LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0&&1ABCISCO74LS139Y13Y12Y11Y10Y23Y22Y21Y20A20A21S2A10A11S1&&1ABCISCO三、加法器的應(yīng)用加法器常用來進行代碼轉(zhuǎn)換用一片74LS83把8421BCD碼轉(zhuǎn)換成余3碼。解：余3碼=8421BCD+0011余3碼8421BCD碼用一片74LS83,附加必要的門電路將8421BCD碼轉(zhuǎn)換成2421BCD碼。設(shè)計過程見下頁所以：如圖連接即可。74LS83B3B2B1B0A3A2A1A0S3S2S1S0CICO0011修正值例1：例2：2、修正電路的設(shè)計1、真值表（設(shè)計一覽表）74LS83的輸入74LS83的輸出8421BCDA3A2A1A0修正值B3B2B1B02421BCDS3S2S1S0000000010010001101000101011001111000100100000001001000110100101111001101111011110000000000000000000001100110011001100110觀察修正值可知：B3=0；B0=0；B2=B1=（A3A2A1A0）（A3A2A1A0）m5+m6+m7+m8+m9約束項：m10+m11+m12+m13+m14+m15=0解：3、修正電路輸出邏輯表達式已知:B2=B1=m5+m6+m7+m8+m9m10+m11+m12+m13+m14+m15=08421BCD碼修正值2421BCD碼≥1&B2=B1=A3+A2A0+A2A174LS83B3B2B1B0A3A2A1A0S3S2S1S0C