微型計(jì)算機(jī)原理及應(yīng)用第5章

第五章總線和主板第五章總線和主板總線的基本概念、總線的分類、總線控制原理主板的基本組成和結(jié)構(gòu)、作用和功能微機(jī)主板和總線標(biāo)準(zhǔn)的發(fā)展歷程、主流技術(shù)和最新發(fā)展動(dòng)態(tài)

5.1總線的基本概念一、為什么要用總線CPU工作的時(shí)候需要同外圍硬件設(shè)備進(jìn)行數(shù)據(jù)交換，但是假如每種設(shè)備都分別引入一組線路同CPU相連，那么系統(tǒng)線路顯然是雜亂無(wú)章的，為了避免這種情況，引入了一組通用線路，同時(shí)給不同的硬件設(shè)備配備相應(yīng)的接口，于是，“總線”技術(shù)就應(yīng)運(yùn)而生，總線成為計(jì)算機(jī)的一個(gè)子系統(tǒng)。簡(jiǎn)化硬件電路設(shè)計(jì)、減少連線、簡(jiǎn)化系統(tǒng)結(jié)構(gòu)；為了方便系統(tǒng)的構(gòu)成、擴(kuò)充或更新；總線技術(shù)使計(jì)算機(jī)的設(shè)計(jì)、生產(chǎn)走向標(biāo)準(zhǔn)化；總線技術(shù)還帶來(lái)了高效率二、什么是總線(bus)

總線是一組傳輸公共信息的信號(hào)線的集合，是在計(jì)算機(jī)系統(tǒng)各部件之間傳輸?shù)刂?、?shù)據(jù)和控制信息的公共通用線路。在微機(jī)系統(tǒng)中采用總線技術(shù)，使CPU與Cache間、CPU與主存之間、在CPU與外設(shè)之間、主存與外設(shè)之間等都使用總線連接。形成那些總線結(jié)構(gòu)呢？三、總線的體系結(jié)構(gòu)

1.單總線結(jié)構(gòu)框圖單總線（系統(tǒng)總線）CPUM.MI/O接口

外部設(shè)備1

外部設(shè)備2I/O接口…

外部設(shè)備nI/O接口…1、使用一條單一的系統(tǒng)總線來(lái)連接CPU、主存和I/O設(shè)備2、結(jié)構(gòu)簡(jiǎn)單，便于擴(kuò)充；3、不允許兩個(gè)以上的部件同一時(shí)刻占用總線；影響效率4、傳送的延遲，導(dǎo)致影響速度，無(wú)法滿足高速外設(shè)需求5、應(yīng)用于小型機(jī)和微型機(jī)2.雙總線結(jié)構(gòu)（1）具有特殊功能的處理器由通道對(duì)I/O統(tǒng)一管理通道I/O接口

設(shè)備n

……I/O接口

設(shè)備0

CPU主存主存總線I/O總線1、將速度較低的外設(shè)從單總線上分離出來(lái)2、保持了單總線系統(tǒng)簡(jiǎn)單、易于擴(kuò)充的優(yōu)點(diǎn)3、系統(tǒng)的吞吐能力增大；多用于大、中型計(jì)算機(jī)系統(tǒng)。

以存儲(chǔ)器為中心的雙總線結(jié)構(gòu)（2）系統(tǒng)總線M.MCPUI/O接口

外部設(shè)備1…

外部設(shè)備nI/O接口…存儲(chǔ)總線

面向CPU的雙總線結(jié)構(gòu)（3）中央處理器CPUI/O總線M總線主存儲(chǔ)器

M.MI/O接口

外部設(shè)備1

外部設(shè)備2……I/O接口I/O接口

外部設(shè)備n考慮到I/O設(shè)備的速度差異，進(jìn)一步提高系統(tǒng)效率，可在該結(jié)構(gòu)上再作如何改進(jìn)？3.三總線結(jié)構(gòu)（1）主存總線DMA總線I/O總線CPU

主存設(shè)備1設(shè)備n高速外設(shè)I/O接口I/O接口I/O接口……DMA表示直接存儲(chǔ)器存?。恢鞔婵偩€和DMA總線不能同時(shí)對(duì)主存進(jìn)行存取操作

三總線結(jié)構(gòu)的又一形式局域網(wǎng)CPUCache局部總線擴(kuò)展總線接口Modem串行接口SCSI局部I/O控制器主存Cache通過(guò)局部總線和CPU相連，通過(guò)系統(tǒng)總線和主存相連通過(guò)擴(kuò)展總線接口實(shí)現(xiàn)兩種總線間的信息傳遞明顯提高了系統(tǒng)的工作效率擴(kuò)展總線系統(tǒng)總線4.四總線結(jié)構(gòu)擴(kuò)展總線主存Cache/橋擴(kuò)展總線接口局域網(wǎng)SCSI多媒體CPU調(diào)制解調(diào)器串行接口FAX系統(tǒng)總線局部總線高速總線圖形高速總線上掛放高速性能的外設(shè)，局域網(wǎng)、圖形工作站等.通過(guò)Cache或高速總線橋和局部總線及系統(tǒng)總線相連，使高速設(shè)備很少依賴CPU，但更貼近CPU現(xiàn)代微機(jī)總線結(jié)構(gòu)示意圖CPUcacheDRAMBridge/MemorycontrollerAudioVideoPCILocalBusLANSCSIBUSBridgeISA、IDEMicroChannelBaseI/OGraphics圖形圖象處理視頻處理橋接控制器總線與接口

在微機(jī)系統(tǒng)中除了采用總線技術(shù)外，還采用了標(biāo)準(zhǔn)接口技術(shù)。接口一般是指主板和某類外設(shè)之間的適配電路，其功能是解決主板和外設(shè)之間在電壓等級(jí)、信號(hào)形式和速度上的匹配問(wèn)題。有關(guān)接口的內(nèi)容后面有專章講述。由于目前的一些新型接口標(biāo)準(zhǔn)，如USB、IEEEl394等，允許同時(shí)連接多種不同的外設(shè)，因此也把它們稱為外設(shè)總線。此外，連接顯示系統(tǒng)的新型接口AGP，由于習(xí)慣上的原因（原來(lái)的顯卡要插入ISA或者PCI總線插槽中），也被稱為AGP總線，但實(shí)際上它應(yīng)該是一種接口標(biāo)準(zhǔn)。之所以在此提出這個(gè)問(wèn)題，是想說(shuō)明在某些情形下，總線標(biāo)準(zhǔn)和接口標(biāo)準(zhǔn)其實(shí)是沒(méi)什么分別的，關(guān)鍵在于你從什么角度看問(wèn)題。1．總線分類方法（1）根據(jù)連接層次分類。1）片內(nèi)總線——在CPU或I/O芯片內(nèi)部，用于片內(nèi)各功能單元，如寄存器、算術(shù)邏輯部件ALU、控制部件等之間傳輸數(shù)據(jù)所用的總線稱為片內(nèi)總線（即芯片內(nèi)部的總線）。

2）芯片總線——也稱片總線。指一塊電路板上各芯片之間的總線，用于芯片一級(jí)的互連。片總線為元件級(jí)總線。片總線包括地址總線、數(shù)據(jù)總線和控制總線，即所謂三總線結(jié)構(gòu)。如下列總線：CPU總線：又稱為FSB（系統(tǒng)前端總線），是PC系統(tǒng)中最快的總線，主要由CPU來(lái)使用，用于CPU和北橋、南橋之間進(jìn)行通信。北橋系統(tǒng)控制芯片，主要負(fù)責(zé)CPU與內(nèi)存、CPU與AGP之間的通信。掌控項(xiàng)目多為高速設(shè)備，如：CPU、HostBus。后期北橋集成了內(nèi)存控制器、Cache高速控制器。內(nèi)存總線：用于內(nèi)存到北橋之間通信的通道。這是與內(nèi)存DRAM相連的總線，包括地址線（M-AB）、數(shù)據(jù)線（M-DB）和控制線（M-CB），用來(lái)連接存儲(chǔ)控制器和DRAM。當(dāng)CPU要和內(nèi)存交換數(shù)據(jù)時(shí)必須通過(guò)CPU總線和存儲(chǔ)器總線。當(dāng)內(nèi)存是以擴(kuò)展卡的形式插在I/O擴(kuò)展槽中時(shí)，還需要通過(guò)下面介紹的系統(tǒng)總線。AGP總線：AGP（圖形加速端口）接口到北橋之間的通信通道。

南橋芯片（SouthBridge）是主板芯片組的重要組成部分，一般位于主板上離CPU插槽較遠(yuǎn)的下方，PCI插槽的附近，這種布局是考慮到它所連接的I/O總線較多，離處理器遠(yuǎn)一點(diǎn)有利于布線。相對(duì)于北橋芯片來(lái)說(shuō)，其數(shù)據(jù)處理量并不算大，所以南橋芯片一般都沒(méi)有覆蓋散熱片。南橋芯片不與處理器直接相連，而是通過(guò)一定的方式（不同廠商各種芯片組有所不同，例如英特爾的英特爾HubArchitecture以及SIS的Multi-Threaded“妙渠”）與北橋芯片相連。

南橋芯片負(fù)責(zé)I/O總線之間的通信，如PCI總線、USB、LAN、ATA、SATA、音頻控制器、鍵盤控制器、實(shí)時(shí)時(shí)鐘控制器、高級(jí)電源管理等。

PCI總線：PCI接口到南橋之間的通信通道。系統(tǒng)總線（又稱為內(nèi)總線、板級(jí)總線、部件總線）是微機(jī)中各插件板與系統(tǒng)板之間的總線，用于插件板一級(jí)的互連。這是主板通往各個(gè)I/O擴(kuò)展總線槽之間的一條主干線，用來(lái)與擴(kuò)充插槽上的各擴(kuò)充板卡和外部設(shè)備相連接，如聲卡、硬盤存儲(chǔ)設(shè)備、高速網(wǎng)卡。系統(tǒng)總線有多種標(biāo)準(zhǔn)，以適用于各種系統(tǒng)，如S-100總線、目前流行的連接高速I/O設(shè)備的PCI總線、Multi總線，STD、IBM—AT標(biāo)準(zhǔn)總線等。

局部總線是介于芯片總線和系統(tǒng)總線之間的總線。從邏輯上講是芯片總線，存取速度比系統(tǒng)總線快，但是用于多個(gè)模塊之間的連接。一般將具有總線仲裁能力的多主控模塊之間的總線稱為系統(tǒng)總線，將不具有總線仲裁能力的多主控模塊之間的總線稱為局部總線。這是主板通往各個(gè)I/O擴(kuò)展總線槽之間的一條主干線，用來(lái)與擴(kuò)充插槽上的各擴(kuò)充板卡和外部設(shè)備相連接，如顯卡、硬盤存儲(chǔ)設(shè)備、高速網(wǎng)卡。系統(tǒng)總線有多種標(biāo)準(zhǔn)，以適用于各種系統(tǒng)，目前流行的連接高速I/O設(shè)備的總線是PCI總線。外部總線（又稱為外總線、設(shè)備總線、通信總線）是微機(jī)和微機(jī)、微機(jī)和外部設(shè)備（如其他儀器儀表）之間的總線。通常所說(shuō)的總線（Bus）則是指外部總線。其表現(xiàn)形式為微機(jī)后面板上的某些通信端口。這種總線不是計(jì)算機(jī)所專有的，它通常是借用電子工業(yè)其他領(lǐng)域已有的總線標(biāo)準(zhǔn)并加以應(yīng)用而形成的。如計(jì)算機(jī)網(wǎng)絡(luò)所設(shè)置的外部總線。（2）按總線傳送信息的類別，可把總線分為地址總線（AddressBus，AB）、數(shù)據(jù)總線（DataBus，DB）和控制總線（ControlBus，CB）。通常所說(shuō)的總線都包括這三個(gè)組成部分。（3）按照總線傳送信息的方向，可把總線分為單向總線和雙向總線。單向總線的功能是使掛在總線上的一些部件將信息有選擇地傳向另一些部件，而不能反向傳送。雙向總線則能使任何掛在總線上的部件或設(shè)備之間互相傳送信息。上面所說(shuō)的地址總線屬于單向總線，方向是從CPU或其他總線主控設(shè)備發(fā)往其他設(shè)備。數(shù)據(jù)總線屬于雙向總線。控制總線中的每一根控制線方向是單向的，但各控制線的方向有進(jìn)有出。5.按傳輸方式分串行并行返回2、總線的標(biāo)準(zhǔn)化和總線規(guī)范（1）機(jī)械結(jié)構(gòu)規(guī)范。指總線機(jī)械性能，如插頭與插座、連接器的幾何尺寸、形狀、引腳的個(gè)數(shù)以及排列的順序，接頭處的可靠接觸等。（2）電氣規(guī)范。指總線的每一根傳輸線上信號(hào)的傳遞方向和有效的電平范圍、最大額定負(fù)載能力，以及動(dòng)態(tài)轉(zhuǎn)換時(shí)間等。通常規(guī)定由CPU發(fā)出的信號(hào)叫輸出信號(hào)，送入CPU的信號(hào)叫輸入信號(hào)。總線的電平定義與TTL相符。（3）功能結(jié)構(gòu)規(guī)范。指總線中每根傳輸線的名稱、功能及相互作用的協(xié)議、時(shí)序、信息流向、信息管理規(guī)則等。（4）時(shí)間規(guī)范。指總線中的每一根線在什么時(shí)間內(nèi)有效。即有效時(shí)序的關(guān)系，時(shí)間特性一般可用信號(hào)時(shí)序圖來(lái)描述。3．總線性能指標(biāo):常用的量化指標(biāo)如下：（1）總線寬度：它是指數(shù)據(jù)總線的根數(shù)以及總線傳輸信息的串并行性。根數(shù)，用bit（位）表示。串行總線在同一根信號(hào)線上分時(shí)傳輸同一數(shù)據(jù)字的不同位；并行總線在不同信號(hào)線上同時(shí)傳輸一個(gè)數(shù)據(jù)字的不同位；

數(shù)據(jù)總線寬度，它表示構(gòu)成計(jì)算機(jī)系統(tǒng)的計(jì)算能力和計(jì)算規(guī)模；地址總線位數(shù)，它決定了系統(tǒng)的尋址能力，表明構(gòu)成計(jì)算機(jī)系統(tǒng)的規(guī)模；控制總線信號(hào)，它代表了總線的特色，表示總線的設(shè)計(jì)思想、控制技巧。（2）總線帶寬：總線的頻帶寬指的是總線本身所能達(dá)到的最大傳輸率，即單位時(shí)間內(nèi)總線上可傳送的數(shù)據(jù)量，通常用MB/s表示或bit/s（每秒多少位）表示。（3）工作頻率f：也稱為總線的時(shí)鐘頻率BCLK，以MHz為單位。它是指用于協(xié)調(diào)總線上的各種操作的時(shí)鐘信號(hào)的頻率。與總線頻帶寬密切相關(guān)的兩個(gè)概念是總線寬度和總線的工作頻率。在工作頻率一定的條件下，總線的頻帶寬與總線寬度成正比。總線頻帶寬的計(jì)算公式如下：

Q=f·W/N公式中，f——總線工作頻率（MHz）；W——總線寬度（Byte）；N——傳送一次數(shù)據(jù)所需時(shí)鐘周期（T）的個(gè)數(shù)。例如，在EISA總線上進(jìn)行8位存儲(chǔ)器存取時(shí)，一個(gè)存儲(chǔ)器存取周期最快為3個(gè)T，因而當(dāng)BCLK為8.33MHz時(shí)，Q=8.33×1/3，其總線傳輸率為2.78MBps。但在EISA總線上進(jìn)行32位突發(fā)（Burst）存取方式時(shí)，每一個(gè)存取周期為1個(gè)T，因而當(dāng)BCLK為8.33MHz時(shí)，Q=8.33×4/1，其總線傳輸率為33MBps（考慮了第一次存取周期要長(zhǎng)），這也是EISA總線的最大傳輸率。（4）時(shí)鐘同步/異步。總線上的數(shù)據(jù)與時(shí)鐘同步工作的總線稱同步總線，與時(shí)鐘不同步工作的總線稱為異步總線。一般有同步協(xié)議、異步協(xié)議、半同步協(xié)議和分離式協(xié)議。（5）總線復(fù)用。通常地址總線與數(shù)據(jù)總線在物理上是分開(kāi)的兩種總線。為了提高總線的利用率，優(yōu)化設(shè)計(jì)，特將地址總線和數(shù)據(jù)總線共用一條物理線路，只是某一時(shí)刻該總線傳輸?shù)刂沸盘?hào)，另一時(shí)刻傳輸數(shù)據(jù)信號(hào)或命令信號(hào)。這叫總線的多路分時(shí)復(fù)用。（6）信號(hào)線數(shù)。即地址總線、數(shù)據(jù)總線和控制總線三種總線數(shù)的總和。（7）總線控制方式。包括并發(fā)工作、自動(dòng)配置、仲裁方式、邏輯方式、計(jì)數(shù)方式等。（8）其他指標(biāo)。指負(fù)載能力問(wèn)題等。

f/Hz122百4千6萬(wàn)8M40M78G表5-1常見(jiàn)總線的帶寬和傳輸率5.2總線的工作原理5.2.1總線的控制5.2.2數(shù)據(jù)傳送5.2.3總線仲裁5.2.4總線驅(qū)動(dòng)和其他控制5.2.1總線的控制可以控制總線并啟動(dòng)數(shù)據(jù)傳送的任何設(shè)備稱為總線主控設(shè)備或主設(shè)備，響應(yīng)總線主控器發(fā)出的總線命令的任何設(shè)備稱為從設(shè)備。系統(tǒng)中可以有多個(gè)主控設(shè)備，但任一時(shí)刻一組總線上只能有一個(gè)設(shè)備經(jīng)申請(qǐng)同意后，工作在主控方式。總線的控制貫穿在從總線主設(shè)備申請(qǐng)使用總線到數(shù)據(jù)傳送完畢的整個(gè)過(guò)程，要經(jīng)過(guò)幾個(gè)步驟：總線請(qǐng)求、總線仲裁、尋址、傳送數(shù)據(jù)、檢錯(cuò)和出錯(cuò)處理。總線控制線路主要包括總線仲裁邏輯電路、驅(qū)動(dòng)器和中斷邏輯電路等。數(shù)據(jù)傳送控制（通信控制）源部件（發(fā)送數(shù)據(jù)）目的部件（接收數(shù)據(jù)）

確保數(shù)據(jù)傳送可靠、源部件和目的部件的同步、實(shí)現(xiàn)兩部件間的協(xié)調(diào)，需要考慮：總線數(shù)據(jù)傳輸方式總線傳送方向定時(shí)信號(hào)的實(shí)現(xiàn)方式（*）1.數(shù)據(jù)傳輸方式分為正常傳輸方式和突發(fā)傳輸方式（burstmode）兩種。正常傳輸方式是指在一個(gè)傳輸周期內(nèi)，一般是先給出地址，然后給出數(shù)據(jù)。在以后的傳輸周期里，不斷重復(fù)這種先送地址、后送數(shù)據(jù)的方式進(jìn)行傳輸。突發(fā)方式是指在傳輸大批量地址連續(xù)的數(shù)據(jù)時(shí)，除了第一個(gè)周期先送首地址、后給出數(shù)據(jù)外，以后的傳輸周期內(nèi)，不需要再送地址（地址自動(dòng)加一）而直接送數(shù)據(jù)，從而達(dá)到快速傳送數(shù)據(jù)的目的。2．總線傳輸方向分為單向和雙向傳輸，一般地址總線和控制總線為單一方向傳輸，而數(shù)據(jù)總線一般為雙向傳輸。

3．定時(shí)信號(hào)的實(shí)現(xiàn)方式定時(shí)信號(hào)的實(shí)現(xiàn)方式有三種：同步方式、異步方式和半同步方式。（1）同步方式。通信雙方由統(tǒng)一時(shí)鐘控制數(shù)據(jù)的傳送，這個(gè)公共時(shí)鐘通常由總線控制部件發(fā)出，送到總線上的所有部件；也可以由每個(gè)部件的時(shí)序發(fā)生器發(fā)出，但必須由總線控制部件發(fā)出的時(shí)鐘信號(hào)進(jìn)行同步。同步方式的優(yōu)點(diǎn)是規(guī)定明確、統(tǒng)一，模塊間的配合簡(jiǎn)單一致。缺點(diǎn)是對(duì)部件速度的一致性要求較高，缺乏靈活性。同步方式適合于總線長(zhǎng)度較短、各部件存取時(shí)間比較一致的場(chǎng)合，可以工作在較高的時(shí)鐘頻率下。（2）異步方式。異步方式允許各模塊速度的不一致性，給設(shè)計(jì)者充分的靈活性和選擇余地。它沒(méi)有公共的時(shí)鐘標(biāo)準(zhǔn)，不要求所有部件嚴(yán)格地統(tǒng)一動(dòng)作時(shí)間，而是采用應(yīng)答方式（又稱握手方式），簡(jiǎn)單地說(shuō)，即當(dāng)主模塊發(fā)出請(qǐng)求（Request）信號(hào)時(shí)，一直等待從模塊反饋回來(lái)“響應(yīng)”（Acknowledge）信號(hào)后，才開(kāi)始通信。當(dāng)然，這就要求主從模塊之間增加兩條應(yīng)答線（即握手交互信號(hào)線Handshaking）。異步方式的最大優(yōu)點(diǎn)是其靈活性，它可以允許速度差異很大的設(shè)備之間互相通信；缺點(diǎn)是增加了延遲，降低了傳輸率。（3）微機(jī)中同步與異步方式的結(jié)合。微機(jī)系統(tǒng)中既有同步方式也有異步方式的總線通信。一般由總線控制器定時(shí)的數(shù)據(jù)傳送都在同步方式下進(jìn)行，如存儲(chǔ)器的讀寫操作。而由Ready和ACK配對(duì)使用的異步傳送也是屢見(jiàn)不鮮。還有一種兩者結(jié)合的半同步方式，既保留了同步通信的基本特點(diǎn)，如所有的地址、命令、數(shù)據(jù)信號(hào)的發(fā)出時(shí)間，都嚴(yán)格參照系統(tǒng)時(shí)鐘的某個(gè)前沿開(kāi)始，而接收方都采用系統(tǒng)時(shí)鐘后沿時(shí)刻來(lái)進(jìn)行判斷識(shí)別。同時(shí)又像異步通信那樣，允許不同速度的模塊和諧地工作。為此增設(shè)了一條“等待”（WAIT）響應(yīng)信號(hào)線。

以讀命令為例（如圖5-7所示的時(shí)序圖），在同步通信中，主模塊在T1發(fā)出地址，T2發(fā)出命令，T3傳輸數(shù)據(jù)，T4結(jié)束傳輸。倘若從模塊工作速度較慢，無(wú)法在T3時(shí)刻提供數(shù)據(jù)，則必須在T3之前通知主模塊，使其進(jìn)入等待狀態(tài)，此刻，從模塊置WAIT為低電平有效。主模塊在T3測(cè)得“等待”有效，則不立即從數(shù)據(jù)線上取數(shù)，這樣一個(gè)時(shí)鐘周期、一個(gè)時(shí)鐘周期地等待，直到主模塊測(cè)得WAIT為高電平，即“等待”無(wú)效時(shí)，主模塊才把下一周期當(dāng)作正常周期T3處理，獲取數(shù)據(jù)，T4結(jié)束傳輸wait圖5-7半同步方式數(shù)據(jù)傳輸時(shí)序圖wait(1)同步式數(shù)據(jù)輸入T1總線傳輸周期T2T3T4

時(shí)鐘

地址

讀命令

數(shù)據(jù)(2)同步式數(shù)據(jù)輸出T1總線傳輸周期T2T3T4

時(shí)鐘

地址

寫命令

數(shù)據(jù)不互鎖半互鎖全互鎖(3)異步通信主設(shè)備從設(shè)備請(qǐng)求回答(4)半同步通信同步發(fā)送方用系統(tǒng)時(shí)鐘前沿發(fā)信號(hào)

接收方用系統(tǒng)時(shí)鐘后沿判斷、識(shí)別（同步、異步結(jié)合）異步允許不同速度的模塊和諧工作

增加一條“等待”響應(yīng)信號(hào)

WAIT返回總線判優(yōu)控制

總線判優(yōu)控制

主設(shè)備(模塊)對(duì)總線有控制權(quán)

從設(shè)備(模塊)響應(yīng)從主設(shè)備發(fā)來(lái)的總線命令1.基本概念鏈?zhǔn)讲樵冇?jì)數(shù)器定時(shí)查詢獨(dú)立請(qǐng)求方式2.鏈?zhǔn)讲樵兎绞娇偩€控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG數(shù)據(jù)線地址線BS

-總線忙BR-總線請(qǐng)求BG-總線同意I/O接口10BS

-總線忙BR-總線請(qǐng)求總線控制部件數(shù)據(jù)線地址線I/O接口0…BSBRI/O接口1I/O接口n設(shè)備地址3.計(jì)數(shù)器定時(shí)查詢方式I/O接口1

計(jì)數(shù)器設(shè)備地址1

計(jì)數(shù)器定時(shí)查詢方式

計(jì)數(shù)器定時(shí)查詢方式原理示于圖6.9（b）?？偩€上的任一設(shè)備要求使用總線時(shí)，通過(guò)BR線發(fā)出總線請(qǐng)求。中央仲裁器接到請(qǐng)求信號(hào)以后，在BS線為“0”的情況下讓計(jì)數(shù)器開(kāi)始計(jì)數(shù)，計(jì)數(shù)值通過(guò)一組地址線發(fā)向各設(shè)備。每個(gè)設(shè)備接口都有一個(gè)設(shè)備地址判別電路，當(dāng)?shù)刂肪€上的計(jì)數(shù)值與請(qǐng)求總線的設(shè)備地址相一致時(shí)，該設(shè)備置“1”BS線，獲得了總線使用權(quán)，此時(shí)中止計(jì)數(shù)查詢。

每次計(jì)數(shù)可以從“0’開(kāi)始，也可以從中止點(diǎn)開(kāi)始。如果從“0’開(kāi)始，各設(shè)備的優(yōu)先次序與鏈?zhǔn)讲樵兎ㄏ嗤瑑?yōu)先級(jí)的順序是固定的。如果從中止點(diǎn)開(kāi)始，則每個(gè)設(shè)備使用總線的優(yōu)先級(jí)相等。計(jì)數(shù)器的初值也可用程序來(lái)設(shè)置，這就可以方便地改變優(yōu)先次序，顯然這種靈活性是以增加線數(shù)為代價(jià)的。

排隊(duì)器排隊(duì)器4.獨(dú)立請(qǐng)求方式總線控制部件數(shù)據(jù)線地址線I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG-總線同意BR-總線請(qǐng)求總線驅(qū)動(dòng)和其他控制總線驅(qū)動(dòng)能力（負(fù)載能力）考慮信號(hào)線、考慮電源的驅(qū)動(dòng)能力其他控制中斷控制：中斷請(qǐng)求、中斷認(rèn)可、中斷判優(yōu)系統(tǒng)時(shí)鐘控制、復(fù)位控制、各種協(xié)議控制等5.2.3總線仲裁

總線由多個(gè)部件使用分時(shí)復(fù)用技術(shù)共享，即在總線上某一時(shí)刻只能有主控部件控制總線，為了避免各部件同時(shí)發(fā)送信息到總線的沖突，必須要有一個(gè)總線仲裁（控制）機(jī)構(gòu)。若多個(gè)主設(shè)備同時(shí)發(fā)出總線請(qǐng)求信號(hào),就由總線控制器的判優(yōu),仲裁邏輯電路按一定的優(yōu)先等級(jí)順序，確定哪個(gè)主設(shè)備能使用總線。根據(jù)總線控制部件的位置，控制方式可以分成集中方式與分散方式兩類。總線控制邏輯集中在一處的，稱為集中式總線控制?？偩€控制邏輯分散在總線各部件中的，稱為分散式總線控制。集中仲裁有三種優(yōu)先權(quán)仲裁方式：鏈?zhǔn)讲樵儭⒂?jì)數(shù)器定時(shí)查詢和獨(dú)立請(qǐng)求方式。5.2.4總線驅(qū)動(dòng)和其他控制

總線的驅(qū)動(dòng)能力是有限的，換句話說(shuō)，總線帶負(fù)載能力是有限的，在計(jì)算機(jī)系統(tǒng)中通常采用三態(tài)輸出電路或集電極開(kāi)路輸出電路來(lái)驅(qū)動(dòng)總線，使其帶更多負(fù)載。總線驅(qū)動(dòng)除考慮信號(hào)線外，電源的驅(qū)動(dòng)能力有時(shí)也是考慮的重要方面，特別是現(xiàn)在的一些外設(shè)總線，設(shè)備的電源完全從總線獲得，更應(yīng)該考慮這個(gè)問(wèn)題?？偩€應(yīng)具有中斷處理機(jī)制，包括中斷請(qǐng)求線、中斷認(rèn)可線和中斷判優(yōu)邏輯，能正確處理總線設(shè)備發(fā)出的中斷請(qǐng)求。總線還具有系統(tǒng)時(shí)鐘、復(fù)位、各種協(xié)議等其他控制內(nèi)容。5.3微機(jī)系統(tǒng)總線標(biāo)準(zhǔn)5.3.1系統(tǒng)總線標(biāo)準(zhǔn)5.3.2常見(jiàn)系統(tǒng)總線標(biāo)準(zhǔn)5.3.3其他總線5.3.1系統(tǒng)總線標(biāo)準(zhǔn)1．標(biāo)準(zhǔn)的重要性系統(tǒng)總線與其他總線不同，它是與I/O擴(kuò)展插槽相連接的。I/O插槽中可以插入各種擴(kuò)充板卡，作為各種外設(shè)的適配器與外設(shè)連接。因此要求系統(tǒng)總線必須有統(tǒng)一規(guī)范化的可通用的標(biāo)準(zhǔn)。

2．系統(tǒng)總線標(biāo)準(zhǔn)的內(nèi)容為了兼容，還要求插件的幾何尺寸相同，插座的針數(shù)相同，插座中各針的定義相同，信號(hào)的電平相同、工作的時(shí)序也要相同。系統(tǒng)總線通常為50-100根信號(hào)線，這些信號(hào)線可分為五個(gè)主要類型：數(shù)據(jù)線：決定數(shù)據(jù)寬度。地址線：決定直接選址范圍?？刂凭€：包括控制、時(shí)序和中斷線，決定總線功能和適應(yīng)性的好壞。電源線和地線：決定電源的種類及地線的分布和用法。備用線：留給廠家或用戶自己定義。有關(guān)這些信號(hào)線的標(biāo)準(zhǔn)主要涉及到如下幾個(gè)方面：l

信號(hào)的名稱。l

信號(hào)的時(shí)序關(guān)系。l

信號(hào)的電平。l

接插件的幾何尺寸。l

接插件的電氣參數(shù)。l

引腳的定義、名稱、序號(hào)。l

引腳的個(gè)數(shù)。l

引腳的位置。l

電源及地線。5.3.2常見(jiàn)系統(tǒng)總線標(biāo)準(zhǔn)1．PC/XT、ISA（PC/AT）總線2．MCA、EISA總線3．VESA、PCI總線4．AGP總線ISA→

(PC/XT總線)+36線插座，

提供了執(zhí)行系統(tǒng)基本的存儲(chǔ)器輸入輸出方式

存儲(chǔ)器直接存取方式（I/O）DMA（新增了3個(gè)DMA）

以及這些功能所需要的信號(hào)及定時(shí)規(guī)范。

ISA總線增加了數(shù)據(jù)線寬度和尋址空間

加強(qiáng)了中斷處理（新增了7個(gè)中斷級(jí)別）

ISA總線插頭具有98個(gè)引腳(接地和電源引腳10個(gè)、數(shù)據(jù)線引腳16個(gè)、地址線引腳27個(gè)、各控制信號(hào)引腳45個(gè))。

具備了一定的多主控功能。

故ISA（AT）總線特別適合于

控制外設(shè)和進(jìn)行數(shù)據(jù)通信的功能模塊。

1．PC/XT總線早已淘汰,ISA（IndustryStandardArchitecture）總線工作頻率為f=8MHz，總線寬度W=2Byte，傳送一次數(shù)據(jù)所需要周期數(shù)N=2，所以總線傳輸率Q=8×2/2=8MB/s。----ISA（industrialstandardarchitecture）總線標(biāo)準(zhǔn)是IBM公司1984年為推出PC/AT機(jī)而建立的系統(tǒng)總線標(biāo)準(zhǔn)，所以也叫AT總線。它是對(duì)XT總線的擴(kuò)展，以適應(yīng)8/16位數(shù)據(jù)總線要求。它在80286至80486時(shí)代應(yīng)用非常廣泛，以至于現(xiàn)在奔騰機(jī)中還保留有ISA總線插槽。ISA總線有98只引腳。

2．MCA、EISA總線（1）MCA總線

1987年IBM公司為保護(hù)自身的利益，在宣布PC/2機(jī)器時(shí)，推出相對(duì)封閉的微通道結(jié)構(gòu)，簡(jiǎn)稱為MCA總線，試圖由該公司加以專利控制。從技術(shù)上講，MCA是比較先進(jìn)的，數(shù)據(jù)寬度為32位,并提供了burstmode(突發(fā)模式),使數(shù)據(jù)傳輸率是ISA的4倍，達(dá)到33MBps。但是，由于MCA總線與ISA總線不兼容，不支持ISA外設(shè)，影響了在PC兼容機(jī)上的使用。（2）EISA總線為了打破IBM的壟斷，1988年9月，Compaq，AST，Epson，HP，Olivetti，NEC等9家公司聯(lián)合起來(lái)，推出了一種兼容性更優(yōu)越的總線，即EISA總線。它是在ISA總線的基礎(chǔ)上使用雙層插座和雙層金手指的結(jié)構(gòu)，在原來(lái)ISA總線的98條信號(hào)線上又增加了98條信號(hào)線，也就是在兩條ISA信號(hào)線之間添加一條EISA信號(hào)線。在實(shí)用中，該總線除了具有與MCA總線完全相同的功能外，還與ISA總線百分之百兼容。

EISA是一種支持多處理器的高性能32位地址線，16/32位數(shù)據(jù)線，支持多處理器結(jié)構(gòu)，具有較強(qiáng)的I/O擴(kuò)展能力和負(fù)載能力，支持多總線主控，適用于網(wǎng)絡(luò)服務(wù)器、高速圖像處理、多媒體等領(lǐng)域。由于EISA總線是各計(jì)算機(jī)公司共同推出的，技術(shù)標(biāo)準(zhǔn)公開(kāi)，因而受到世界上眾多廠家的歡迎。但由于兼顧了ISA的電氣特性，因而妨礙了EISA總線速度的進(jìn)一步提高。（1）VESA總線

1992年8月28日VESA（VideoElectronicsStandardsAssociation視頻電子標(biāo)準(zhǔn)協(xié)會(huì)）聯(lián)合60余家公司，對(duì)PC總線進(jìn)行了第五次創(chuàng)新，推出了VESALocalBus（簡(jiǎn)稱VL總線）局部總線標(biāo)準(zhǔn)VESAV1．0。

VESA數(shù)據(jù)總線寬度為32位，總線時(shí)鐘與CPU主頻有關(guān)，最大不超過(guò)40MHz，支持突發(fā)傳輸方式（BurstMode），總線最高傳輸率132Mbps，地址總線寬度32位，總線最大尋址空間為4GB。從VESA局部總線結(jié)構(gòu)上看，局部總線好像是在傳統(tǒng)總線和CPU之間又插入了一級(jí)，將一些高速外設(shè)如網(wǎng)絡(luò)適配器、GUI圖形板、多媒體、磁盤控制器等從傳統(tǒng)總線上卸下，直接通過(guò)局部總線掛接到CPU總線上（在16位擴(kuò)展槽的行線上增加了第二個(gè)擴(kuò)展槽），使之與高速CPU相匹配。

該總線系統(tǒng)考慮到CPU與主存和Cache的直接相連，通常把這部分總線稱為CPU總線（前端總線FSB）或主總線，其他設(shè)備通過(guò)VL總線與CPU總線相連，所以VL總線被稱為局部總線。

VL總線沒(méi)有很多嚴(yán)格的標(biāo)準(zhǔn)，只規(guī)定了信號(hào)線定義，對(duì)時(shí)間關(guān)系、負(fù)載情況等并沒(méi)有精確的規(guī)定。因此，不同公司的VL總線板卡相互兼容性較差，擴(kuò)展性也不好，最多只能有3個(gè)擴(kuò)展槽，并且VESA所支持的總線時(shí)鐘不超過(guò)40MHz。但它協(xié)議簡(jiǎn)單，基本上不需要增加成本，它的高達(dá)32Mbps的數(shù)據(jù)傳輸率,對(duì)于GUI（圖形用戶界面）和多媒體的應(yīng)用，滿足要求，得到了極快的發(fā)展。適用486芯片.由于VESA總線是直接掛在CPU上，在CPU升級(jí)或任務(wù)變動(dòng)時(shí)都會(huì)使得VESA不再適用，例如，VESA不能支持Pentium及其以上的芯片。因此，隨著486芯片的衰落，VESA已逐漸消失。

（2）PCI（外部設(shè)備互連）總線（圖5-9）一種既具有VESA局部總線的高數(shù)據(jù)傳輸率，又與CPU相對(duì)獨(dú)立，并且功能更強(qiáng)的總線？1）PCI局部總線的結(jié)構(gòu)。在ISA總線和CPU總線之間增加一級(jí)總線，由PCI局部總線控制器（或稱為“橋”，Bridge）相連接。可將一些高速外設(shè)，例如網(wǎng)絡(luò)適配卡、磁盤控制器等從ISA總線上卸下來(lái)，通過(guò)PCI局部總線直接掛在CPU總線上，使之與高速的CPU總線相匹配。PCI局部總線帶寬32位，可擴(kuò)展至64位；工作頻率為33MHz，最大傳輸率133Mbps。

1）PCI局部總線的結(jié)構(gòu)。PCI局部總線帶寬32位，可擴(kuò)展至64位；工作頻率為33MHz，最大傳輸率133Mbps。CPUPCI局部總線PCI局部總線控制器（橋，Bridge）ISA總線控制器ISA局部總線高速外設(shè)插槽低速外設(shè)插槽

在PCI總線上，基本的傳輸機(jī)制是突發(fā)傳輸（Burst）技術(shù)，一次突發(fā)傳輸通常由一個(gè)地址周期和一個(gè)或幾個(gè)數(shù)據(jù)周期組成。PCI總線支持在存儲(chǔ)器、I/O和配置空間中的傳輸，利用建立在PCI總線上的傳輸，可以把PCI總線上的寫周期的數(shù)據(jù)緩存起來(lái)，在以后的周期里，再向下層PCI總線上生成寫周期。在讀操作時(shí)，橋也可以先于PCI總線，直接在下層PCI總線上進(jìn)行預(yù)讀。橋也叫橋連器，實(shí)際上這是一個(gè)總線轉(zhuǎn)換部件。其功能是連接兩條計(jì)算機(jī)總線，使總線間相互通信。它可以把一條總線的地址空間映射到另一條總線上，使系統(tǒng)中每一臺(tái)總線主設(shè)備（Master）能看到同樣的一份地址表。從整個(gè)存儲(chǔ)系統(tǒng)看，有了整體性統(tǒng)一的直接地址表，可以大大簡(jiǎn)化編程模型。橋本身可以十分簡(jiǎn)單，也可以相當(dāng)復(fù)雜。在PCI規(guī)范中，提出了3種橋的設(shè)計(jì)：①主橋，就是CPU至PCI的橋；②標(biāo)準(zhǔn)總線橋，即PCI至標(biāo)準(zhǔn)總線如ISA、EISA、微通道之間的橋；③PCI橋，在PCI與PCI之間的橋。其中，主橋稱為北橋（NorthBridge）；其他的橋稱為南橋（SouthBridge）。2）PCI局部總線的特點(diǎn)。l

線性突發(fā)傳輸，確?？偩€不斷滿載數(shù)據(jù)，減少無(wú)謂的尋址作業(yè)。l存取延誤極小。l

PCI總線支持總線主控及微處理器與這些總線主控同時(shí)操作。l獨(dú)立于CPU的結(jié)構(gòu)。lPCI芯片將大量系統(tǒng)功能如內(nèi)存、高速緩沖存儲(chǔ)器、控制器等高度集中，節(jié)省了邏輯電路，數(shù)據(jù)線和地址線采用多路復(fù)用，使PCI部件用以連接其他部件的引腳數(shù)目從此前的80多個(gè)降至50個(gè)以內(nèi)，提高了性能，降低了成本。lPCI總線能適應(yīng)多種機(jī)型，兼容各類總線，支持即插即用技術(shù)。lPCI總線在開(kāi)發(fā)時(shí)就預(yù)留了充足的發(fā)展空間。圖5-9PCI總線插槽4．AGP總線（1）AGP總線與PCI總線不同，其地址和數(shù)據(jù)線分離（PCI為49根信號(hào)線，而AGP總線是65根），可實(shí)現(xiàn)“流水線”處理，沒(méi)有切換的“開(kāi)銷”，提高了系統(tǒng)實(shí)際數(shù)據(jù)傳輸速率和隨機(jī)訪問(wèn)主內(nèi)存時(shí)的性能。（2）

AGP總線的首要目的是將“圖形紋理”數(shù)據(jù)置于主內(nèi)存，減少圖形存儲(chǔ)器的容量，生產(chǎn)廉價(jià)、高性能的圖形卡，開(kāi)通主內(nèi)存到圖形卡的高速傳輸通道。內(nèi)存/PCI切換控制芯片組具有“事務(wù)處理”隊(duì)列，以實(shí)現(xiàn)“流水線”處理。圖形控制芯片一旦將請(qǐng)求傳送給主內(nèi)存/PCI控制芯片組，就立刻釋放總線。主內(nèi)存/PCI控制芯片組可以把多個(gè)申請(qǐng)命令存入隊(duì)列，按優(yōu)先權(quán)依次響應(yīng)、處理。圖形控制芯片在數(shù)據(jù)的等待時(shí)間里，可以接受處理結(jié)果，因而可提高總線的整體使用效率。AGP(AcceleratedGraphicsPort，加速圖形端口)是為了提高視頻帶寬而設(shè)計(jì)的一種總線規(guī)范，最早出現(xiàn)在440LX芯片組中。在采用AGP的系統(tǒng)中，顯示卡通過(guò)AGP總線、芯片組與主內(nèi)存相連，直接讀取主內(nèi)存中的顯示數(shù)據(jù)，提高了顯示芯片與主內(nèi)存間的數(shù)據(jù)傳輸速度，減輕了PCI總線的負(fù)載，有利于其他PCI設(shè)備充分發(fā)揮性能。AGP總線的發(fā)展經(jīng)歷了AGP1×、2×、4×、8×等階段。AGP總線工作時(shí)鐘頻率為66MHz，位寬為32位。1×模式帶寬為266MB/s(66MHz×32bit/8)；2×模式采用雙脈沖沿?cái)?shù)據(jù)傳輸技術(shù)，每時(shí)鐘周期可傳輸2次數(shù)據(jù)，帶寬增加至533MB/s(2×66MHz×32bit/8)；4×和8×模式采用了在每時(shí)鐘周期傳輸4次和8次數(shù)據(jù)的方式(等效是提高了AGP總線工作頻率)，帶寬分別增加至1GB/s(4×66MHz×32bit/8)和2.1GB/s(8×66MHz×32bit/8)。CPUPCI局部總線AGP局部總線控制器（芯片組）ISA總線控制器ISA局部總線高速外設(shè)插槽低速外設(shè)插槽加速圖形適配器內(nèi)存加速圖形端口顯卡4．AGP總線結(jié)構(gòu)示意圖（2）AGP總線的特點(diǎn)。

AGP總線可以將系統(tǒng)主內(nèi)存映射為AGP內(nèi)存，用作圖形卡上的專業(yè)顯存的擴(kuò)展；并通過(guò)直接內(nèi)存執(zhí)行方式提高系統(tǒng)的三維（3D）圖形處理性能，減少圖形設(shè)備對(duì)系統(tǒng)的占用。

AGP總線最重要的特征是提高了數(shù)據(jù)傳輸?shù)膸?。由于AGP總線寬為32位，基于66MHz時(shí)鐘，并在時(shí)鐘脈沖的“上升沿”和“下降沿”都能傳輸數(shù)據(jù)，因而可達(dá)到533Mbps的理論傳輸率，比普通PCI接口圖形卡提高了4倍。

AGP總線還借用了處理器的“流水線”技術(shù)，并有8條額外的“邊際”（Sideband）數(shù)據(jù)請(qǐng)求線，支持對(duì)數(shù)據(jù)的“流水線”裝入和預(yù)先讀取，可將需要的“邊際數(shù)據(jù)”一起傳輸，大大增加了有效帶寬。如果采用AGP4×模式，AGP總線的時(shí)鐘頻率將增加到133MHz，其數(shù)據(jù)傳輸率將突破1Gbps。（3）AGP總線的工作方式。兩種工作方式：

1）DMA；AGP總線先將系統(tǒng)主內(nèi)存中的紋理和其他數(shù)據(jù)裝載到圖形加速器的本地內(nèi)存中（像紋理映射、明暗度調(diào)整、Z向緩沖等工作都由圖形加速器在本地內(nèi)存中執(zhí)行）在此模式下，AGP總線與基于PCI的圖形加速器的工作方式大致一樣，而圖形加速器只是擁有了AGP總線高速數(shù)據(jù)傳輸?shù)膬?yōu)勢(shì)。2）直接內(nèi)存執(zhí)行方式（DirectMemoryExecute，DME）。當(dāng)AGP總線處于DME方式時(shí)，圖形數(shù)據(jù)可直接在系統(tǒng)主內(nèi)存中執(zhí)行，而不需要將原始數(shù)據(jù)全部傳輸?shù)綀D形控制器。減少主內(nèi)存和圖形控制器之間的數(shù)據(jù)傳輸量，尤其是在貼圖數(shù)據(jù)量很大時(shí)，優(yōu)勢(shì)更加明顯。

兩者最大的區(qū)別在于3D圖形加速芯片是否能直接利用系統(tǒng)內(nèi)存中的紋理貼圖數(shù)據(jù)進(jìn)行渲染。

AGP總線工作時(shí)鐘頻率為66MHz，位寬為32位。1×模式帶寬為266MB/s(66MHz×32bit/8)；2×模式采用雙脈沖沿?cái)?shù)據(jù)傳輸技術(shù)，每時(shí)鐘周期可傳輸2次數(shù)據(jù)，帶寬增加至533MB/s(2×66MHz×32bit/8)；4×和8×模式采用了在每時(shí)鐘周期傳輸4次和8次數(shù)據(jù)的方式(等效是提高了AGP總線工作頻率)，帶寬分別增加至1GB/s(4×66MHz×32bit/8)和2.1GB/s(8×66MHz×32bit/8)。AGP圖形卡可在CPU存取系統(tǒng)主內(nèi)存時(shí)讀取主內(nèi)存中AGP映射的內(nèi)容，也可以同CPU及其他外設(shè)并行工作，降低了計(jì)算機(jī)系統(tǒng)對(duì)數(shù)據(jù)通道的競(jìng)爭(zhēng)和沖突。同樣，AGP圖形卡相對(duì)于PCI圖形卡來(lái)說(shuō)，在對(duì)主內(nèi)存的操作中，多了個(gè)“額外”的端口，AGP可以從顯存中調(diào)入框架（Frame）、緩沖（Z-buffer）值等元素的同時(shí)，從系統(tǒng)主內(nèi)存調(diào)入紋理等圖形數(shù)據(jù)。通過(guò)該方式，在理想狀態(tài)下，AGP圖形系統(tǒng)可以比PCI圖形系統(tǒng)提高55%的性能。當(dāng)CPU需要向顯卡傳送圖形指令或動(dòng)畫等數(shù)據(jù)時(shí)，CPU可直接寫到系統(tǒng)主內(nèi)存的AGP映射中去，所花的時(shí)間遠(yuǎn)遠(yuǎn)少于通過(guò)圖形卡寫到顯存中的時(shí)間。

5.3.3其他總線1．EPP、RS-2322．IEEE1394、USB3．EIDE、SCSI（1）EPP并行接口

IEEE1284標(biāo)準(zhǔn)為個(gè)人計(jì)算機(jī)的并行接口提供了高速的訪問(wèn)手段。其中的第一種“正向方式”被大多數(shù)計(jì)算機(jī)用來(lái)向打印機(jī)傳輸數(shù)據(jù)，通常稱為‘Centronics’方式，也稱為標(biāo)準(zhǔn)方式。

EPP方式是IEEE1284并行接口標(biāo)準(zhǔn)的五種數(shù)據(jù)傳輸方式之一，EPP（EnhancedParallelPort，增強(qiáng)型并行接口）方式主要用于非打印機(jī)輔助設(shè)備，如CD-ROM(光盤)、掃描儀等。增強(qiáng)型并行接口協(xié)議最初由Intel、Xircom和Zenith公司開(kāi)發(fā)，其目的是提供高性能并行線路接口，并仍然與標(biāo)準(zhǔn)并行線路接口兼容。該協(xié)議由Intel在386SL芯片組芯片實(shí)現(xiàn)。它的實(shí)現(xiàn)先于IEEEl284委員會(huì)在相關(guān)協(xié)議標(biāo)準(zhǔn)上的工作。EPP協(xié)議最重要的特點(diǎn)之一，就是全部數(shù)據(jù)傳輸發(fā)生在一個(gè)ISAI/O周期內(nèi)部，結(jié)果是使系統(tǒng)能達(dá)到500Kbps到2Mbps的速率。這樣，并行接口外設(shè)的操作速度將接近于ISA插卡工作速度?，F(xiàn)在的微機(jī)一般提供一個(gè)并行口插座，可以在Centronics、EPP/ECP（高速增強(qiáng)型/擴(kuò)展型并行口）等方式下工作。（2）RS-232串行接口

RS-232依然是現(xiàn)代微機(jī)的標(biāo)準(zhǔn)串行口，一般提供兩個(gè)插座，MS-DOS規(guī)定其設(shè)備名為COM1、COM2，現(xiàn)在仍沿用這些名稱。也有主板只提供一個(gè)插座的情況。

RS-232標(biāo)準(zhǔn)也稱為EIA-32標(biāo)準(zhǔn)，由美國(guó)電氣工業(yè)協(xié)會(huì)在1962年發(fā)表，目前使用的是為1991年發(fā)布的第5修訂版，即EIA-232-E。該接口可用于DTE（數(shù)據(jù)擴(kuò)展終端）設(shè)備與語(yǔ)音級(jí)調(diào)制解調(diào)器的連接，以利用公眾模擬遠(yuǎn)程通信系統(tǒng)傳輸數(shù)據(jù)。2．RS-485通信總線在通信距離為幾十米到上千米時(shí)，廣泛采用RS-485串行總線標(biāo)準(zhǔn)。RS-485采用平衡發(fā)送和差分接收，因此，具有抑制共模干擾的能力。加上總線收發(fā)器具有高靈敏度，能檢測(cè)低至200mv的電壓，故在千米以外傳輸信號(hào)都能得到恢復(fù)。RS-485采用半雙工工作方式，任何時(shí)候只能有一點(diǎn)處于發(fā)送狀態(tài)，因此，發(fā)送電路必須由使能信號(hào)加以控制。RS-485用于多點(diǎn)互聯(lián)時(shí)非常方便，可以省掉許多信號(hào)線。應(yīng)用RS-485可以聯(lián)網(wǎng)構(gòu)成分布式系統(tǒng)，其允許最多并聯(lián)32臺(tái)驅(qū)動(dòng)器和32臺(tái)接收器。

3．IEEE488通信總線

IEEE488總線是一種并行外部總線接口標(biāo)準(zhǔn)。IEEE488總線用來(lái)連接系統(tǒng)（不再是模塊），例如，微計(jì)算機(jī)、數(shù)字電壓表、數(shù)碼顯示器等設(shè)備及其他儀器儀表均可用IEEE488總線裝配起來(lái)。它按照位并行、字節(jié)串行雙向異步方式傳輸信號(hào)，連接方式為總線方式，儀器設(shè)備直接并聯(lián)在總線上，總線上最多可連接15臺(tái)設(shè)備。設(shè)備間最大距離為20m，整個(gè)系統(tǒng)的電纜總長(zhǎng)不超過(guò)220m。信號(hào)傳輸速度一般為500KB/s，最大傳輸速度為1MB/s。

IEEE488總線組成的系統(tǒng)中每臺(tái)設(shè)備可以按控制器、發(fā)送器或者接收器的方式工作，這由各種設(shè)備具備的不同功能確定。IEEE-488總線采用負(fù)邏輯工作，使用24針組合插頭座，其信號(hào)線中有8根地線，8根雙向數(shù)據(jù)線，3根字串傳送控制線用于異步聯(lián)絡(luò)方式傳輸數(shù)據(jù)，5根接口管理線用于控制總線的工作。（1）IEEE1394總線。

IEEE1394是一種串行接口標(biāo)準(zhǔn)，可把計(jì)算機(jī)、計(jì)算機(jī)外設(shè)、家電非常簡(jiǎn)單地連接起來(lái)的機(jī)外總線。IEEE1394的原型是運(yùn)行在AppleMac電腦上的FireWire（火線），由IEEE（電氣和電子工程師協(xié)會(huì)）采用并重新進(jìn)行了規(guī)范。它定義了數(shù)據(jù)的傳輸協(xié)定及連接系統(tǒng)，可用較低的成本達(dá)到較高的性能。使用1394機(jī)外總線，將改變目前計(jì)算機(jī)本身?yè)碛斜姸喔郊硬蹇ê瓦B接線的狀況，它把各種外設(shè)和各種家用電器連接起來(lái)，最終將使計(jì)算機(jī)也變成一種普通的家電。（2）USB總線。

USB是通用串行總線（UniversalSerialBus），是一種支持即插即用的新型串行接口。也有人稱之為“菊鏈（daisy-chaining）”，在一條“線纜”上可鏈接127個(gè)設(shè)備。USB要比標(biāo)準(zhǔn)串行口快得多，其數(shù)據(jù)傳輸率可達(dá)每秒4Mb～12Mb（而老式的串行口最多是每秒115Kb）。

1）USB總線的主要性能特點(diǎn)。①

USB提供機(jī)箱外的熱插拔連接。②

USB總線采用集線器方式連接各個(gè)外部設(shè)備。每個(gè)集線器帶有連接其他外設(shè)的USB接口，使USB總線經(jīng)過(guò)它再連接到其他外設(shè)。集線器可以是單獨(dú)的，也可以和設(shè)備的USB接口做在一起。通過(guò)集線器的多路轉(zhuǎn)換功能，一個(gè)USB控制器可以連接多達(dá)127個(gè)外設(shè)，而兩個(gè)外設(shè)間的距離（線纜長(zhǎng)度）可達(dá)5m。USB統(tǒng)一的4針插頭將取代機(jī)箱后部眾多的串行口、并行口、鍵盤等插頭。USB能智能地識(shí)別USB鏈上外圍設(shè)備的插入或拆卸，因此擴(kuò)充卡、DIP開(kāi)關(guān)、跳線、IRQ、DMA通道、I/O地址都將成為歷史。2）USB總線與IEEE1394總線的差別。①

USB1.1的傳輸速率最高為12Mb/s，USB2.0總線的傳輸速率已可達(dá)480Mbps的傳輸速率，與IEEE1394總線的100～400Mbps傳輸速率的差距越來(lái)越小。②

IEEE1394的拓?fù)浣Y(jié)構(gòu)中，不需要集線器就可連接63臺(tái)設(shè)備，而且可以由網(wǎng)橋（Bridge）再將這些獨(dú)立的子網(wǎng)（Subtree）連接起來(lái)。IEEE1394并不強(qiáng)制使用計(jì)算機(jī)控制這些設(shè)備，即外圍設(shè)備可以獨(dú)立工作。而在USB的拓?fù)浣Y(jié)構(gòu)中，必須通過(guò)集線器來(lái)實(shí)現(xiàn)多重連接，每個(gè)集線器最多有7個(gè)連接頭，整個(gè)USB網(wǎng)絡(luò)中可以最多連接127個(gè)設(shè)備。并且，一定要有計(jì)算機(jī)的存在，作為USB總的控制。③

IEEE1394的拓?fù)浣Y(jié)構(gòu)在其外設(shè)增添或減少時(shí)，會(huì)自動(dòng)重設(shè)網(wǎng)絡(luò)，其中包括網(wǎng)絡(luò)短暫的等待狀態(tài)；而USB以Hub來(lái)判明其連接設(shè)備的增減，因此可以減少USB網(wǎng)絡(luò)動(dòng)態(tài)重設(shè)的狀況。----5．CompactPCI

----以上所列舉的幾種系統(tǒng)總線一般都用于商用PC機(jī)中，在計(jì)算機(jī)系統(tǒng)總線中，還有另一大類為適應(yīng)工業(yè)現(xiàn)場(chǎng)環(huán)境而設(shè)計(jì)的系統(tǒng)總線，比如STD總線、VME總線、PC/104總線等。這里僅介紹當(dāng)前工業(yè)計(jì)算機(jī)的熱門總線之一——CompactPCI。

----CompactPCI的意思是“堅(jiān)實(shí)的PCI”，是當(dāng)今第一個(gè)采用無(wú)源總線底板結(jié)構(gòu)的PCI系統(tǒng)，是PCI總線的電氣和軟件標(biāo)準(zhǔn)加歐式卡的工業(yè)組裝標(biāo)準(zhǔn)，是當(dāng)今最新的一種工業(yè)計(jì)算機(jī)標(biāo)準(zhǔn)。CompactPCI是在原來(lái)PCI總線基礎(chǔ)上改造而來(lái)，它利用PCI的優(yōu)點(diǎn)，提供滿足工業(yè)環(huán)境應(yīng)用要求的高性能核心系統(tǒng)，同時(shí)還考慮充分利用傳統(tǒng)的總線產(chǎn)品，如ISA、STD、VME或PC/104來(lái)擴(kuò)充系統(tǒng)的I/O和其他功能。作業(yè)P145/一/1，2/二/1，2/四/1，2

5.4總線新技術(shù)1．EV6與P4總線2．PCI-X局部總線3．NGIO總線4．UMA總線5．FUTUREI/O總線6．PCIExpress總線7．HyperTransport總線總線新技術(shù)1．EV6AMD公司在其最先推出的一款A(yù)thlon處理器上使用了一個(gè)200Mbps的前端總線，即Digital公司的Alpha總線協(xié)議AlphaEV6，其帶寬較Intel的P6GTL+總線協(xié)議大1倍，現(xiàn)在的Athlon采用266MHz的前端總線，峰值帶寬可達(dá)2.1GbBs。AMDAthlon系統(tǒng)總線結(jié)構(gòu)能夠支持處理器物理可尋址存儲(chǔ)器存取8TB（1TB=1000GB）以上的數(shù)據(jù)，相比之下，PCI總線的結(jié)構(gòu)則只可支持64GB的數(shù)據(jù)存取。P4總線而IntelPentium4處理器則采用了NetBurst微體系結(jié)構(gòu)，沿用了多年的P6（即686）架構(gòu)被取代。NetBurst不僅采用了高速緩存讀取、高級(jí)動(dòng)態(tài)執(zhí)行、快速執(zhí)行引擎、浮點(diǎn)和多媒體單元改進(jìn)、數(shù)據(jù)流單指令多數(shù)據(jù)擴(kuò)展2（SSE2）等多種新技術(shù)，更包括400MHz系統(tǒng)前端總線。P4的總線速度為100MHz，但是Intel采用了四路數(shù)據(jù)傳輸（QDR）技術(shù)，通過(guò)同時(shí)傳輸4條不同的64位數(shù)據(jù)流來(lái)達(dá)到400MHz，所以芯片組與CPU之間的總線帶寬將達(dá)到3.2GB/s，而且芯片組與內(nèi)存之間的帶寬也可以達(dá)到3.2GB/s。2．PCI-X局部總線

Compaq、IBM和HP公司為了加快加寬PCI芯片組的時(shí)鐘速率和吞吐量，使其分別達(dá)到133MHz和1Gbps。利用對(duì)等PCI技術(shù)和Intel公司的快速芯片作為智能I/O電路的協(xié)處理器來(lái)構(gòu)建系統(tǒng)。這種新的總線稱為PCI-X。

PCI-X技術(shù)能通過(guò)增加計(jì)算機(jī)中央處理器與諸如網(wǎng)卡、打印機(jī)、存儲(chǔ)硬盤等各種外圍設(shè)備之間的數(shù)據(jù)流量來(lái)提高服務(wù)器的性能。64位的PCI-X533總線工作頻率將達(dá)到533MHz；理論上，傳輸數(shù)據(jù)速率可超過(guò)每秒4.2GB。PCI-X533總線將是一條擁有64個(gè)通道、極限傳輸速率達(dá)533MHz的高速通路，其傳輸數(shù)據(jù)的能力約為PCI總線的10倍。有分析認(rèn)為，進(jìn)一步提高PCI-X總線性能的方法是提高總線的可靠性、定時(shí)功能和可伸縮性，它能與當(dāng)前的設(shè)備兼容并有良好的擴(kuò)展性。

3．NGIO總線NGIO總線，英文為NextGenerationInput/Output。(下一代I/O)總線結(jié)構(gòu)。NGIO總線結(jié)構(gòu)采用的是與傳統(tǒng)共享總線不同的交換機(jī)制，系統(tǒng)主芯片連接的對(duì)等PCI總線。在CPU和外部設(shè)備之間不進(jìn)行同步數(shù)據(jù)傳輸，而是將信息打成數(shù)據(jù)包在目標(biāo)通道適配器和主通道適配器間發(fā)送。將CPU從相對(duì)速度較慢的外圍設(shè)備數(shù)據(jù)的處理等待中解放出來(lái)，而這在多處理器系統(tǒng)中尤為重要。各CPU間要為使用較慢的外圍總線而展開(kāi)競(jìng)爭(zhēng)，而NGIO則有一個(gè)多級(jí)交換器，它一端連接兩個(gè)目標(biāo)通道適配器和PCI控制器，PCI總線另一端連接主通道適配器，通過(guò)主通道適配器連接芯片組，芯片組再連接CPU和內(nèi)存。NGIO有四條連線，兩條用于輸入，兩條用于輸出，數(shù)據(jù)傳輸率為2.5Gbps。NGIO在工作時(shí)，將處理器與I/O分離，這使得處理器在每次出現(xiàn)新的數(shù)據(jù)處理請(qǐng)求時(shí)不必停下來(lái)，而由連接到服務(wù)器內(nèi)存上的I/O引擎與外設(shè)進(jìn)行通信。此外，NGIO還可以創(chuàng)建多條I/O通道，允許通道上的信號(hào)類型變化，其交換器集合采用允許數(shù)據(jù)選擇多條路徑的“交換結(jié)構(gòu)”（SwitchedFabric）方式。這些變化使NGIO具有了更好的性能、可靠性，由于在無(wú)須增加更多直連到處理器的內(nèi)部數(shù)據(jù)通道或總線的條件下，就可以添加處理器，因此，可伸縮性得到了改善。由于NGIO具有多條不與處理器直接連接的通道，因此還可以對(duì)可靠性進(jìn)行其他的一些改進(jìn)。4．UMA總線（UMA用一個(gè)統(tǒng)一的超高速總線代替多條總線，可以使整個(gè)系統(tǒng)的成本降低）。SGI公司提出取代AGP的另一種方案，并于1996年推出了O2圖形工作站，它采用的是UMA統(tǒng)一內(nèi)存結(jié)構(gòu)總線（UnifiedMemoryArchitecture）。在UMA總線結(jié)構(gòu)中，系統(tǒng)中所有的緩沖器合并成一個(gè)公共區(qū)，稱為系統(tǒng)主存。每個(gè)子系統(tǒng)不僅可以訪問(wèn)它自己的數(shù)據(jù)，而且各子系統(tǒng)間由于共享主存，數(shù)據(jù)可以傳遞而不必拷貝。O2的UMA總線基于4片多端口同步DRAM存儲(chǔ)子系統(tǒng)，使圖形控制器、視頻處理器等4種外圍設(shè)備及主處理器可以共用主內(nèi)存SDRAM（同步動(dòng)態(tài)存儲(chǔ)器）。一般情況下，如果采用UMA裝置，當(dāng)多個(gè)外設(shè)的訪問(wèn)申請(qǐng)都集中于主存時(shí)，則會(huì)導(dǎo)致性能下降。因此，在O2中，用寬256位、時(shí)鐘頻率為66MHz、最大傳輸速率達(dá)2.1Gbps的超高速總線連接主內(nèi)存，以抑制性能下降。它沖破了傳統(tǒng)的基于總線的數(shù)據(jù)傳輸率障礙，使得CPU圖形圖像處理和I/O均能以2.1Gb/s的速度直接訪問(wèn)內(nèi)存，并快速地傳遞信息。

另外，NGIO還有其他一些優(yōu)點(diǎn)。例如，利用NGIO，服務(wù)器可以被分割，因此，處理器和內(nèi)存可以安裝在一起，而I/O可以放在另一處。例如I/O可以被放在一個(gè)網(wǎng)絡(luò)機(jī)柜中，而服務(wù)器和內(nèi)存則放在數(shù)據(jù)中心。使用這種設(shè)置的優(yōu)點(diǎn)是可以在相同的物理空間中堆疊更多的服務(wù)器。

5．FUTUREI/O總線FutureI/O總線結(jié)構(gòu)是與NGIO相競(jìng)爭(zhēng)的另一種總線FutureI/O，目前仍處在IBM、Compaq、HP等公司的研制開(kāi)發(fā)中，據(jù)稱其數(shù)據(jù)傳輸率可達(dá)10Gbps。

6．PCIExpress總線PCIExpress也被人稱為“串行PCI”特點(diǎn)：1串行傳輸2采用全雙工運(yùn)作模式3采用點(diǎn)對(duì)點(diǎn)工作模式（簡(jiǎn)稱為P2P）速度表現(xiàn)：

PCIExpress×4、×8和×16模式的有效數(shù)據(jù)傳輸速率分別達(dá)到2GBps、4GBps和8GBps。7．HyperTransport總線

是AMD提出的企業(yè)標(biāo)準(zhǔn)，設(shè)計(jì)目的是用于高速芯片間的內(nèi)部連接，隨著AMD64平臺(tái)的成功，HyperTransport總線的影響力也隨之?dāng)U大，并成為連接AMD64處理器、北橋芯片和南橋芯片的系統(tǒng)中樞。

早在1999年，AMD就著手進(jìn)行設(shè)計(jì)，當(dāng)時(shí)它被稱為L(zhǎng)DT（LightingDataTransport），意思是傳輸數(shù)據(jù)像閃電一樣快速。2000年5月，LDT1.0版發(fā)布，并被更名為HyperTransport。AMD開(kāi)發(fā)HyperTransport的主要意圖是為當(dāng)時(shí)還處于設(shè)計(jì)階段的K8處理器服務(wù)，比如兩枚K8處理器構(gòu)建SMP系統(tǒng)、K8與芯片組、芯片組的南橋與北橋等芯片間連接都需要高速總線，HyperTransport針對(duì)這些特定的場(chǎng)合；再者，它也可以作為路由器芯片與交換機(jī)芯片、高性能服務(wù)器內(nèi)部的互聯(lián)總線，具有相當(dāng)高的靈活性和可擴(kuò)充性。在基本工作原理上，HyperTransport與PCIExpress如出一轍，都是通過(guò)串行傳輸、高頻率運(yùn)作獲得超高性能?；镜腍yperTransport總線為兩條點(diǎn)對(duì)點(diǎn)的全雙工數(shù)據(jù)傳輸線路（一條為輸入、一條為輸出），它的物理頻率只有400MHz，AMD引入了DDR雙向觸發(fā)技術(shù)，因此其數(shù)據(jù)傳輸頻率相當(dāng)于800MHz；如果同時(shí)使用8對(duì)這樣的串行傳輸線路（也就是8位），HyperTransport的雙向數(shù)據(jù)傳輸率可達(dá)到1.6GB/s；而如果采用32位設(shè)計(jì)，HyperTransport便能夠提供6.4GB/s的超高帶寬。HyperTransport是為了提高多處理器系統(tǒng)的可擴(kuò)展性而開(kāi)發(fā)的總線技術(shù)。HyperTransport是用來(lái)實(shí)現(xiàn)LSI高速/高性能/點(diǎn)對(duì)點(diǎn)連接的通用總線。通過(guò)采用該總線可以使個(gè)人計(jì)算機(jī)內(nèi)的LSI、網(wǎng)絡(luò)以及通信設(shè)備之間的數(shù)據(jù)傳輸速度最高提高到過(guò)去的24倍。

順便說(shuō)明一下，在AMD公司的遵循x86-64的下一個(gè)微處理器Hammer（開(kāi)發(fā)代號(hào)名）中擁有被稱為L(zhǎng)ightingDataTransport的用來(lái)連接LSI之間的總線，其數(shù)據(jù)傳輸速度為6.4GB/s。

除了速度快之外，HyperTransport還可以在串行傳輸模式下模擬并行數(shù)據(jù)的傳輸。在當(dāng)時(shí)，PC都是采用32位x86架構(gòu)，系統(tǒng)內(nèi)部數(shù)據(jù)都是以32位作為一個(gè)基本單位進(jìn)行傳輸或處理；而改用串行總線后，接收方在接收數(shù)據(jù)時(shí)就得等32位數(shù)據(jù)全部到齊后才可進(jìn)行轉(zhuǎn)換和封包，這就給系統(tǒng)帶來(lái)不必要的負(fù)擔(dān)。HyperTransport總線很好地解決了這個(gè)問(wèn)題，它采用一種特殊的分批方式，可以將32位數(shù)據(jù)預(yù)先分批組裝——如果采用的是8位總線，那么32位數(shù)據(jù)會(huì)被分成4個(gè)批次發(fā)送，然后自動(dòng)合為一體。這樣在系統(tǒng)看來(lái)，數(shù)據(jù)都是以32位為單位傳送的，它就能夠直接調(diào)用，而不必像傳統(tǒng)串行總線一樣需要由系統(tǒng)干涉數(shù)據(jù)組裝工作。

5.5認(rèn)識(shí)主板1．CPU插座（或插槽）2．總線和總線插槽3．主板電源插座4．內(nèi)存插槽5．磁盤接口6．主控芯片組7．BIOS芯片8．CMOS芯片9．跳線或DIP開(kāi)關(guān)10．電池11．各種外圍設(shè)備輸入輸出端口12．其他1.線路板

PCB印制電路板是所有電腦板卡所不可或缺的東東。它實(shí)際是由幾層樹(shù)脂材料粘合在一起的，內(nèi)部采用銅箔走線。一般的PCB線路板分有四層，最上和最下的兩層是信號(hào)層，中間兩層是接地層和電源層，將接地和電源層放在中間，這樣便可容易地對(duì)信號(hào)線作出修正。而一些要求較高的主板的線路板可達(dá)到6-8層或更多。

主板(線路板)是如何制造出來(lái)的呢？PCB的制造過(guò)程由玻璃環(huán)氧樹(shù)脂(GlassEpoxy)或類似材質(zhì)制成的PCB“基板”開(kāi)始。制作的第一步是光繪出零件間聯(lián)機(jī)的布線，其方法是采用負(fù)片轉(zhuǎn)印(Subtractivetransfer)的方式將設(shè)計(jì)好的PCB線路板的線路底片“印刷”在金屬導(dǎo)體上。

這項(xiàng)技巧是將整個(gè)表面鋪上一層薄薄的銅箔，并且把多余的部份給消除。而如果制作的是雙面板，那么PCB的基板兩面都會(huì)鋪上銅箔。而要做多層板可將做好的兩塊雙面板用特制的粘合劑“壓合”起來(lái)就行了。

接下來(lái)，便可在PCB板上進(jìn)行接插元器件所需的鉆孔與電鍍了。在根據(jù)鉆孔需求由機(jī)器設(shè)備鉆孔之后，孔璧里頭必須經(jīng)過(guò)電鍍(鍍通孔技術(shù)，Plated-Through-Holetechnology，PTH)。在孔璧內(nèi)部作金屬處理后，可以讓內(nèi)部的各層線路能夠彼此連接。

在開(kāi)始電鍍之前，必須先清掉孔內(nèi)的雜物。這是因?yàn)闃?shù)脂環(huán)氧物在加熱后會(huì)產(chǎn)生一些化學(xué)變化，而它會(huì)覆蓋住內(nèi)部PCB層，所以要先清掉。清除與電鍍動(dòng)作都會(huì)在化學(xué)過(guò)程中完成。接下來(lái)，需要將阻焊漆(阻焊油墨)覆蓋在最外層的布線上，這樣一來(lái)布線就不會(huì)接觸到電鍍部份了。

然后是將各種元器件標(biāo)示網(wǎng)印在線路板上，以標(biāo)示各零件的位置，它不能夠覆蓋在任何布線或是金手指上，不然可能會(huì)減低可焊性或是電流連接的穩(wěn)定性。此外，如果有金屬連接部位，這時(shí)“金手指”部份通常會(huì)鍍上金，這樣在插入擴(kuò)充槽時(shí)，才能確保高品質(zhì)的電流連接。最后，就是測(cè)試了。測(cè)試PCB是否有短路或是斷路的狀況，可以使用光學(xué)或電子方式測(cè)試。光學(xué)方式采用掃描以找出各層的缺陷，電子測(cè)試則通常用飛針探測(cè)儀(Flying-Probe)來(lái)檢查所有連接。電子測(cè)試在尋找短路或斷路比較準(zhǔn)確，不過(guò)光學(xué)測(cè)試可以更容易偵測(cè)到導(dǎo)體間不正確空隙的問(wèn)題。

線路板基板做好后，一塊成品的主板就是在PCB基板上根據(jù)需要裝備上大大小小的各種元器件—先用SMT自動(dòng)貼片機(jī)將IC芯片和貼片元件“焊接上去，再手工接插一些機(jī)器干不了的活，通過(guò)波峰/回流焊接工藝將這些插接元器件牢牢固定在PCB上，于是一塊主板就生產(chǎn)出來(lái)了。

主板的英文名稱是Motherboard，也可以譯做母板。主板不但是整個(gè)計(jì)算機(jī)系統(tǒng)平臺(tái)的載體，還承擔(dān)著系統(tǒng)中各種信息的交流。主板的平面是一塊PCB印刷電路板，分為四層板和六層板。為了節(jié)約成本，現(xiàn)在的主板多為四層板：主信號(hào)層、接地層、電源層、次信號(hào)層。而六層板增加了輔助電源層和中信號(hào)層。六層PCB的主板抗電磁干擾能力更強(qiáng)，主板也更加穩(wěn)定。在電路板上面，是錯(cuò)落有致的電路布線；再上面，則為棱角分明的各個(gè)部件：插槽、芯片、電阻、電容等。當(dāng)主機(jī)加電時(shí)，電流會(huì)在瞬間通過(guò)CPU、南北橋芯片、內(nèi)存插槽、AGP插槽、PCI插槽、IDE接口以及主板邊緣的串口、并口、PS/2接口等。隨后，主板會(huì)根據(jù)BIOS（基本輸入輸出系統(tǒng)）來(lái)識(shí)別硬件，并進(jìn)入操作系統(tǒng)發(fā)揮出支撐系統(tǒng)平臺(tái)工作的功能。主板結(jié)構(gòu)圖如圖5-10所示。圖5-10主板結(jié)構(gòu)圖北橋南橋內(nèi)存插槽（1）BIOS芯片。有兩種版本：AMIBIOS和AwardBIOS。

BIOS芯片用于存儲(chǔ)BIOS（基本輸入/輸出系統(tǒng)）程序，BIOS主要對(duì)硬件進(jìn)行管理，是開(kāi)機(jī)后首先并自動(dòng)調(diào)入內(nèi)存執(zhí)行的程序，由它對(duì)硬件進(jìn)行檢測(cè)并初始化系統(tǒng)，然后啟動(dòng)磁盤上的系統(tǒng)程序最終完成系統(tǒng)的啟動(dòng)。另外，BIOS還配合操作系統(tǒng)和應(yīng)用軟件對(duì)硬件進(jìn)行各種操作。BIOS的芯片常見(jiàn)的有EPROM（ErasableProgrammableROM）和EEPROM（ElectricallyErasableProgrammableROM），EPROM可用紫外線照射來(lái)清除里面的程序，然后重新寫入；EEPROM則可以用適當(dāng)電壓加以清除，CIH病毒正是利用了這一特性對(duì)BIOS進(jìn)行破壞的。目前有的主板廠商在一些新款主板上采用了雙BIOS或BIOS寫保護(hù)等措施來(lái)避免用戶的損失。（2）CMOS芯片。

CMOS芯片是計(jì)算機(jī)主板上一塊可讀寫的RAM芯片，用以保護(hù)當(dāng)前系統(tǒng)的硬件配置和用戶對(duì)某些參數(shù)的設(shè)定。現(xiàn)在廠商們把CMOS程序做到BIOS芯片中，當(dāng)開(kāi)機(jī)時(shí)可按特定鍵進(jìn)入CMOS設(shè)置程序?qū)ο到y(tǒng)進(jìn)行設(shè)置，因此又稱作BIOS設(shè)置。（3）南北橋芯片。橫跨AGP插槽左右兩邊的兩塊芯片就是南北橋芯片。南橋多位于PCI插槽的上面，而CPU插槽旁邊被散熱片蓋住的就是北橋芯片。北橋芯片主要負(fù)責(zé)處理CPU、內(nèi)存、顯卡三者間的“交通”，由于發(fā)熱量較大，因而需要散熱片散熱。南橋芯片則負(fù)責(zé)硬盤等存儲(chǔ)設(shè)備和PCI之間的數(shù)據(jù)流通。南橋和北橋合稱芯片組。芯片組在很大程度上決定了主板的功能和性能。（4）RAID控制芯片。

RedundantArrayofInexpensiveDisks的縮寫，中文稱為廉價(jià)磁盤冗余陣列。RAID就是一種由多塊硬盤構(gòu)成的冗余陣列。雖然RAID包含多塊硬盤，但是在操作系統(tǒng)下是作為一個(gè)獨(dú)立的大型存儲(chǔ)設(shè)備出現(xiàn)。

RAID控制芯片則是指控制執(zhí)行RAID功能的輔助芯片，是集成在南橋中的。常見(jiàn)為IntelICH5R、VIAVT8237、SIS964、nVidianForce3250GB。相當(dāng)于一塊RAID卡的作用，可支持多個(gè)硬盤組成各種RAID模式。目前主板上集成的RAID控制芯片主要有兩種：HPT372RAID控制芯片和PromiseRAID控制芯片。2．插拔部分（1）內(nèi)存插槽。該插槽有2～4條，黑色，兩邊帶卡座，用于插入內(nèi)存條，目前主流主板有兩種內(nèi)存插槽：l

DIMM插槽：為雙排168線，對(duì)應(yīng)于168引腳的SDRAM內(nèi)存條。l

DDRDIMM插槽：對(duì)應(yīng)184引腳的DDRSDRAM。DDR內(nèi)存，其實(shí)就是一種被用在內(nèi)存上的新的技術(shù)規(guī)范，DDR（DualDataRateSDRAM，雙倍數(shù)據(jù)速率傳輸，圖5-11給出了DDR傳輸示意圖，上升沿和下降沿都觸發(fā)）是在SDRAM內(nèi)存技術(shù)基礎(chǔ)上開(kāi)發(fā)的，性能上比SDRAM有很大進(jìn)步，但比起另一種新型內(nèi)存Rambus公司開(kāi)發(fā)的RDRAM來(lái)說(shuō)可能存在差距。但它不像RDRAM那樣存在許可協(xié)議問(wèn)題，也就是說(shuō)DDR是開(kāi)放式標(biāo)準(zhǔn)，這一點(diǎn)導(dǎo)致它在和RDRAM的競(jìng)爭(zhēng)中占踞上風(fēng)，有可能成為事實(shí)上的新內(nèi)存規(guī)范。圖5-11DDR傳輸示意圖1雙通道內(nèi)存技術(shù)原理

雙通道內(nèi)存技術(shù)其實(shí)就是雙通道內(nèi)存控制技術(shù)，它能有效地提高內(nèi)存總帶寬，從而適應(yīng)新的微處理器的數(shù)據(jù)傳輸、處理的需要。雙通道DDR有兩個(gè)64bit內(nèi)存控制器，雙64bit內(nèi)存體系所提供的帶寬等同于一個(gè)128bit內(nèi)存體系所提供的帶寬。

雙通道體系包含了兩個(gè)獨(dú)立的、具備互補(bǔ)性的智能內(nèi)存控制器，兩個(gè)內(nèi)存控制器都能夠并行運(yùn)作。例如，當(dāng)控制器B準(zhǔn)備進(jìn)行下一次存取內(nèi)存的時(shí)候，控制器A就在讀/寫主內(nèi)存，反之亦然。兩個(gè)內(nèi)存控制器的這種互補(bǔ)“天性”可以讓有效等待時(shí)間縮減50%，因此雙通道技術(shù)使內(nèi)存的帶寬翻了一翻。它的技術(shù)核心在于：芯片組（北橋）可以在兩個(gè)不同的數(shù)據(jù)通道上分別尋址、讀取數(shù)據(jù)，RAM可以達(dá)到128bit的帶寬。

雙通道內(nèi)存主要是依靠主板北橋的控制技術(shù)，與內(nèi)存本身無(wú)關(guān)。目前支持雙通道內(nèi)存技術(shù)的主板有Intel的i865和i875系列，SIS的SIS655、658系列，nVIDIAD的nFORCE2系列等。

主板的內(nèi)存插槽的顏色和布局一般都有區(qū)分。如果是Intel的i865和i875系列，主板一般有4個(gè)DIMM插槽，每?jī)筛唤M，每組顏色一般不一樣，每一個(gè)組代表一個(gè)內(nèi)存通道，只有當(dāng)兩組通道上都同時(shí)安裝了內(nèi)存條時(shí)，才能使內(nèi)存工作在雙通道模式下。另外要注意對(duì)稱安裝，即第一個(gè)通道第1個(gè)插槽搭配第二個(gè)通道第1個(gè)插槽，依此類推。用戶只要按不同的顏色搭配，對(duì)號(hào)入座地安裝即可。而nFORCE2系列主板同樣有兩個(gè)64bit的內(nèi)存控制器，其中A控制器只支持一根內(nèi)存插槽，B通道則支持兩根。A、B插槽之間有一段距離，以方便用戶識(shí)別。A通道的內(nèi)存插槽在顏色上也可能與B通道兩個(gè)內(nèi)存插槽不同，用戶只要將一根內(nèi)存插入獨(dú)立的內(nèi)存插槽，而將另外一根插到另外兩個(gè)彼此靠近的內(nèi)存插槽就能組建成雙通道模