數(shù)字電子技術第九章

概述第

9章半導體存儲器

本章小結隨機存取存儲器(RAM)

只讀存儲器(ROM)

順序存取存儲器(SAM)9.1

概述

主要要求：

了解半導體存儲器的作用、類型與特點。存儲器的存儲媒介有多種，應用范圍也非常廣泛。軟磁盤磁帶硬盤內(nèi)存條光盤優(yōu)盤數(shù)碼相機用SM卡例如計算機中的自檢程序、初始化程序便是固化在ROM中的。計算機接通電源后，首先運行它，對計算機硬件系統(tǒng)進行自檢和初始化，自檢通過后，裝入操作系統(tǒng)，計算機才能正常工作。二、半導體存儲器的類型與特點只讀存儲器(ROM，

即Read-OnlyMemory)隨機存取存儲器(RAM，

即RandomAccessMemory)

RAM既能讀出信息又能寫入信息。它用于存放需經(jīng)常改變的信息，斷電后其數(shù)據(jù)將丟失。常用于存放臨時性數(shù)據(jù)或中間結果。例如計算機內(nèi)存就是RAM

ROM

在工作時只能讀出信息而不能寫入信息。它用于存放固定不變的信息，斷電后其數(shù)據(jù)不會丟失。常用于存放程序、常數(shù)、表格等。

一、半導體存儲器的作用

存放二值數(shù)據(jù)

半導體存儲器的分類１．按制造工藝分類：雙極型：工作速度快、功耗大、價格較高。

MOS型：集成度高、功耗小、工藝簡單、價格低。２．按存取方式分類：

順序存取存儲器(SAM)：如先入先出型和先入后出型。

隨機存取存儲器(RAM)：包括靜態(tài)存儲器(SRAM)和動態(tài)存儲器(DRAM)。

只讀存儲器(ROM)：包括固定ROM、可編程ROM(PROM)和可擦除的可編程ROM(EPROM)。9.2

順序存取存儲器（SAM）9.2.1動態(tài)CMOS反相器9.2.2動態(tài)CMOS移存單元9.2.3

動態(tài)移存器和順序存取存儲器9.2.1

動態(tài)CMOS反相器由傳輸門和CMOS反相器組成。電路中T1、T2柵極的寄生電容C是存儲信息的主要“元件”。２．MOS管柵電容C的暫存作用柵電容C充電迅速，放電緩慢，因此可以暫存輸入信息。若每隔一定時間對C補充一次電荷，使信號得到“再生”，可長期保持C上的1信號，這一操作過程通常稱為“刷新”。

CP的周期不能太長，一般應小于１ms。１．電路結構

動態(tài)CMOS反相器vI+–TG1CPCRVDDT2T1vOCP?+–9.2.2

動態(tài)CMOS移存單元動態(tài)CMOS移存單元由兩個動態(tài)CMOS反相器串接而成。

當CP=1時，主動態(tài)反相器接收信息，從動態(tài)反相器保持原存信息；CP=0時，主動態(tài)反相器保持原存信息，從動態(tài)反相器隨主動態(tài)反相器變化。每經(jīng)過一個CP，數(shù)據(jù)向右移動一位。主從1位ITG1CPC1VDDT2T1OCPTG2CPC2VDDT4T3CP

動態(tài)CMOS移存單元9.2.3

動態(tài)移存器和順序存取存儲器

１．動態(tài)移存器動態(tài)移存器可用動態(tài)CMOS移存單元串接而成，主要用來組成順序存取存儲器(SAM)。由于需要讀出的數(shù)據(jù)必須在CP的推動下，逐位移動到輸出端才可讀出，所以存取時間較長，位數(shù)越多，最大存取時間越長。0121023···串入串出CPCP1位動態(tài)移存單元

1024位動態(tài)移存器示意圖

(1)循環(huán)刷新

片選端為0。只要不斷電，信息可在動態(tài)中長期保存。

(2)邊寫邊讀片選端為1，寫/循環(huán)為1，且讀控制端也為1。

(3)只讀不寫，數(shù)據(jù)刷新

片選端為1，寫/循環(huán)為0，讀控制端為1。２．先入先出(FIFO)型SAM

特點：每次對外讀(或?qū)?一個并行的８位數(shù)據(jù)，即一個字。

SAM中的數(shù)據(jù)字只能按“先入先出”的原則順序讀出。邏輯圖&≥1&G20G301024位動態(tài)移存器CPCP&O0G40I0&≥1&G21G311024位動態(tài)移存器CPCP&O1G41I1&≥1&G27G371024位動態(tài)移存器CPCP&O7G47I7&寫/循環(huán)片選讀············

1024×8位FIFO型SAM返回G1

m×4位FILO型SAMI/O控制電路1ENQ0Qm-1???m位雙向移存器SL/SRCPG2G1I/O0R/WCPENENI/O3EN111Q0Qm-1???m位雙向移存器SL/SRCP●······３．先入后出(FILO)型SAM寫操作：移存器執(zhí)行右移操作，由I/O端最先送入的數(shù)據(jù)存于各移存器的最右端。讀操作：移存器執(zhí)行左移操作，存于各移存器最左端的數(shù)據(jù)最先由I/O端讀出。主要要求：

了解ROM的類型和結構，理解其工作原理。了解集成EPROM的使用。理解字、位、存儲容量等概念。9.3

只讀存儲器按數(shù)據(jù)寫入方式不同分掩模ROM可編程ROM(ProgrammableROM，簡稱PROM)可擦除PROM(ErasablePROM，簡稱EPROM)

電可擦除EPROM(ElectricallyEPROM，簡稱E2PROM)一、ROM的類型及其特點

寫入的數(shù)據(jù)可電擦除，用戶可以多次改寫存儲的數(shù)據(jù)。使用方便。其存儲數(shù)據(jù)在制造時確定，用戶不能改變。用于批量大的產(chǎn)品。其存儲數(shù)據(jù)由用戶寫入。但只能寫一次。寫入的數(shù)據(jù)可用紫外線擦除，用戶可以多次改寫存儲的數(shù)據(jù)。二、ROM的結構和工作原理44二極管ROM的結構和工作原理動畫演示

(一)

存儲矩陣

由存儲單元按字(Word)和位(Bit)構成的距陣

由存儲距陣、地址譯碼器(和讀出電路)組成存儲矩陣輸出電路EN1111D3RY3Y2Y1Y0W0A0A1地址譯碼器位線W1W2W3RRREND2D1D0(a)電路圖

4×4位二極管固定ROM字線芯片在制造時就把需要存儲的內(nèi)容用電路結構固定下來，使用時無法再改變。二極管固定ROM字線和位線的交叉處代表一個存儲單元，有二極管表示存1，否則表示存0。A1

A0D3D2D1D00000000100011011101111114×4位ROM數(shù)據(jù)表44存儲矩陣結構示意圖

W3W2W1W0D3D2D1D0字線位線字線與位線的交叉點即為存儲單元。

每個存儲單元可以存儲1位二進制數(shù)。

交叉處的圓點“”表示存儲“1”；交叉處無圓點表示存儲“0”。當某字線被選中時，相應存儲單元數(shù)據(jù)從位線D3~D0

輸出。

1

0

1

11

0

1

1從位線輸出的每組二進制代碼稱為一個字。一個字中含有的存儲單元數(shù)稱為字長，即字長=位數(shù)。W31.存儲矩陣的結構與工作原理

2.存儲容量及其表示用“M”表示“1024K”，即1M=1024K=210K=220。2.存儲容量及其表示

指存儲器中存儲單元的數(shù)量例如，一個328的ROM，表示它有32個字，

字長為8位，存儲容量是328=256。

對于大容量的ROM

常用“K”表示“1024”，即1K=1024=210

；例如，一個64K8的ROM，表示它有64K個字，

字長為8位，存儲容量是64K8=512K。

一般用“字數(shù)字長(即位數(shù))”表示3.存儲單元結構3.存儲單元結構

(1)

固定ROM的存儲單元結構

二極管ROM

TTL-ROM

MOS-ROM

Wi

Dj

Wi

Dj

VCC

Wi

Dj

+VDD

1接半導體管后成為儲1單元；若不接半導體管，則為儲0單元。(2)PROM的存儲單元結構

PROM出廠時，全部熔絲都連通，存儲單元的內(nèi)容為

全1(或全0)。用戶可借助編程工具將某些單元改寫為0

(或1),這只要將需儲0(或1)單元的熔絲燒斷即可。熔絲燒斷后不可恢復，因此PROM只能一次編程。

二極管ROM

TTL-ROM

MOS-ROM

Wi

Dj

Wi

Dj

VCC

Wi

Dj

+VDD

1熔絲熔絲熔絲(3)

可擦除PROM的存儲單元結構

EPROM利用編程器寫入數(shù)據(jù)，用紫外線擦除數(shù)據(jù)。其集成芯片上有一個石英窗口供紫外線擦除之用。芯片寫入數(shù)據(jù)后，必須用不透光膠紙將石英窗口密封，以免破壞芯片內(nèi)信息。

E2PROM可以電擦除數(shù)據(jù)，并且能擦除與寫入一次完成，性能更優(yōu)越。用一個特殊的浮柵MOS管替代熔絲。3～4μmN+N+SiO2P型硅襯底SGD控制柵

(多晶硅)浮柵

(多晶硅)疊層柵MOS管剖面示意圖SiO2PS1G1D1擦寫柵

(多晶硅)浮柵

(多晶硅)

EEPROM存儲單元中的T1N+N+SiO2極薄層G1D1S10+21V(a)剖面示意圖(b)浮柵俘獲電子示意圖剛才介紹了ROM中的存儲距陣，下面將學習ROM中的地址譯碼器。(二)地址譯碼器

(二)

地址譯碼器從ROM中讀出哪個字由地址碼決定。地址譯碼器的作用是：根據(jù)輸入地址碼選中相應的字線，使該字內(nèi)容通過位線輸出。

例如，某ROM有4位地址碼，則可選擇24=16個字。

設輸入地址碼為1010，則字線W10

被選中，該

字內(nèi)容通過位線輸出。存儲矩陣中存儲單元的編址方式單譯碼編址方式雙譯碼編址方式適用于小容量存儲器。適用于大容量存儲器。

又稱單譯碼編址方式或單地址尋址方式D1≈D7≈地址譯碼器0,01,031,031,10,11,1A0A1A431,70,71,7W0W1W31D0≈…………單地址譯碼方式328存儲器的結構圖1.單地址譯碼方式一個n

位地址碼的ROM有2n

個字，對應2n

根字線，選中字線Wi

就選中了該字的所有位。

328存儲矩陣排成32行8列，每一行對應一個字，每一列對應32個字的同一位。32個字需要5根地址輸入線。當A4~A0

給出一個地址信號時，便可選中相應字的所有存儲單元。例如，當A4~A0=00000時，選中字線W0，可將(0，0)~(0，7)

這8個基本存儲單元的內(nèi)容同時讀出。

基本單元為存儲單元A5≈A7≈行地址譯碼器W0W1W15W31W16W17A0A1A3W255W240W241X0X1X15A4≈………雙地址譯碼方式256字存儲器的結構圖A2列

地

址

譯

碼

器A6Y1Y15Y0又稱雙譯碼編址方式或雙地址尋址方式地址碼分成行地址碼和列地址碼兩組2.雙地址譯碼方式基本單元

為字單元例如當

A7~A0=00001111時，X15

和Y0

地址線均

為高電平，字W15被選中，其存儲內(nèi)容被讀出。若采用單地址譯碼方式，則需256根內(nèi)部地址線。

256字存儲器需要8根地址線，分為A7~A4

和A3~A0兩組。A3~A0

送入行地址譯碼器，產(chǎn)生16根行地址線(Xi)；A7~A4送入列地址譯碼器，產(chǎn)生16根列地址線(Yi)。存儲矩陣中的某個字能否被選中，由行、列地址線共同決定。三、集成

EPROM舉例

27系列EPROM是最常用的EPROM，型號從2716、2732、2764一直到27C040。存儲容量分別為2K8、4K8一直到512K8。下面以Intel2716為例，介紹其功能及使用方法。VCCIntel2716A8A9VPPOEA10CSD7D6D5D4D3A7A6A5A4A3A2A1A0D0D1D2GND123456789101112242322212019181716151413

A10~A0

為地址碼輸入端。

D7~D0

為數(shù)據(jù)線，工作時為數(shù)據(jù)輸出端，編程時為寫入數(shù)據(jù)輸入端。

VCC

和GND：+5V工作電源和地。

VPP

為編程高電平輸入端。編程時加+25V

電壓，工作時加+5V

電壓。

(一)

引腳圖及其功能

CS

有兩種功能：

(1)工作時為片選使能端，低電

平有效。CS=0時，芯片被

選中，處于工作狀態(tài)。

(2)編程時為編程脈沖輸入端。

OE為允許數(shù)據(jù)輸出端，低電平有效。OE=0時，允許讀出數(shù)據(jù)；OE=1時，不能讀出數(shù)據(jù)。存儲容量為2K字

(二)由CS、OE

和VPP

的不同狀態(tài)，確定

2716的下列5種工作方式(1)讀方式：當CS=0、OE=0，并有地址碼輸入時，

從D7~D0

讀出該地址單元的數(shù)據(jù)。(2)維持方式：當CS=1

時，數(shù)據(jù)輸出端D7~D0

呈高阻隔離態(tài)，此時芯片處于維持狀態(tài)，電源電流下降到維持電流27mA以下。(3)編程方式：OE=1，在VPP

加入25V

編程電壓，在地址線上輸入單元地址，數(shù)據(jù)線上輸入要寫入的數(shù)據(jù)后，在CS

端送入50ms寬的編程正脈沖，數(shù)據(jù)就被寫入到由地址碼確定的存儲單元中。(4)

編程禁止：在編程方式下，如果CS

端不送入編程正脈沖，而保持低電平，則芯片不能被編程，此時為編程禁止方式，數(shù)據(jù)端為高阻隔離態(tài)。(5)

編程檢驗：當VPP=+25V，CS

和OE

均為有效電平時，送入地址碼，可以讀出相應存儲單元中的數(shù)據(jù)，以便檢驗。下面將根據(jù)二極管

ROM的結構圖加以說明

(已編程二極管

PROM的結構與之同理)

：

四、用PROM實現(xiàn)組合邏輯函數(shù)1.為什么用PROM能實現(xiàn)組合邏輯函數(shù)？

D3D2D1D04×4二極管ROM結構圖

地址譯碼器A1A0地址碼

輸入字線信號位線輸出信號D3D2D1D044二極管ROM結構圖

地址譯碼器A1A0地址碼

輸入字線信號位線輸出信號

地址譯碼器能譯出地址碼的全部最小項

圖中當A1A0=11時，只有W3=1，而W0、W1、W2=0，

即譯出最小項m3；

當A1A0=10時，只有W2=1，而W0、W1、W3=0，

即譯出最小項m2；

其余類推。存儲矩陣構成或門陣列

圖中

D3=m3+m2+m0D2=m2+m1

D1=m3+m0

D0=m3+m2

由于PROM的地址譯碼器能譯出地址碼的全部最小項，而PROM的存儲矩陣構成了可編程或門陣列，因此，通過編程可從PROM的位線輸出端得到任意標準與-

或式。由于所有組合邏輯函數(shù)均可用標準與-

或式表示，故理論上可用PROM實現(xiàn)任意組合邏輯函數(shù)。

1.為什么用PROM能實現(xiàn)組合邏輯函數(shù)？

五、用PROM實現(xiàn)組合邏輯函數(shù)為了便于用PROM實現(xiàn)組合邏輯函數(shù)，首先需要理解PROM結構的習慣畫法。2.PROM結構的習慣畫法AB與門和或門的習慣畫法CY&ABCY≥1ABCY&ABCY≥1A1A0地址譯碼器(為與陣列)D3D2D1D0W3W2W1W0&A1A0=m3A1A0=m2A1A0=m1A1A0=m01存儲矩陣(為或陣列)1&&&A1地址譯碼器(為與陣列)W3W2W1W0D3=m3+m2+m0D3=m2+m1D3=m3+m0D3=m3+m2

&1&&&1A0

m3

m2

m1

m0≥1≥1≥1≥1存儲矩陣(為或陣列)

PROM結構的習慣畫法3.怎樣用PROM實現(xiàn)組合邏輯函數(shù)？[例]

試用PROM實現(xiàn)下列邏輯函數(shù)解：(1)

將函數(shù)化為標準與-

或式(2)

確定存儲單元內(nèi)容由函數(shù)Y1、Y2

的標準與-

或式知：與Y1

相應的存儲單元中，字線W1、W4、W5、W6

對應的存儲單元應為1；對應m1、m4、m5、m6與Y2

相應的存儲單元中，字線W3、W5、W6、W7

對應的存儲單元應為1。(3)

畫出用PROM實現(xiàn)的邏輯圖A1≥1B1C1&&&&&&&&≥1m0m1m2m3m4m5m6m7地址譯碼器Y1Y2主要要求：

了解RAM的類型、結構和工作原理。了解集成RAM的使用。了解RAM和ROM的異同。9.4隨機存取存儲器

掌握

RAM的擴展方法。一、RAM的結構、類型和工作原理地址譯碼器存儲矩陣讀/寫控制電路2n

mRAM的結構圖

A0A0An-1………I/O0I/O1I/Om-1R/WCSRAM與ROM的比較

相同處

★

都含有地址譯碼器和存儲矩陣

★

尋址原理相同

相異處

★

ROM

的存儲矩陣是或陣列，是組合邏輯電路。

ROM工作時只能讀出不能寫入。掉電后數(shù)據(jù)

不會丟失。

★

RAM

的存儲矩陣由觸發(fā)器或動態(tài)存儲單元構

成，是時序邏輯電路。RAM工作時能讀出，

也能寫入。讀或?qū)懹勺x/寫控制電路進行控制。

RAM掉電后數(shù)據(jù)將丟失。RAM分類靜態(tài)RAM(即StaticRAM，簡稱SRAM)動態(tài)

RAM(即DynamicRAM，簡稱DRAM)

DRAM存儲單元結構簡單，集成度高，價格便宜，廣泛地用于計算機中，但速度較

慢，且需要刷新及讀出放大器等外圍電路。

DRAM的存儲單元是利用MOS管具有極高的輸入電阻，在柵極電容上可暫存電荷的特點來存儲信息的。由于柵極電容存在漏電，因此工作時需要周期性地對存儲數(shù)據(jù)進行刷新。

SRAM存儲單元結構較復雜，集成度較低，但速度快。

基本R-S觸發(fā)器

１．MOS靜態(tài)存儲單元存儲單元六管CMOS靜態(tài)存儲單元VDD??DDTjTj

'YjT1T3QQT5T2T4T6Xi位線位線當?shù)刂反a使得Xi和Yj均為高電平時，表示選中該單元，即可以對它進行讀寫操作。由于數(shù)據(jù)由觸發(fā)器記憶，只要不斷電，信息就可以永久保存。采用CMOS管，所以靜態(tài)功耗極小。２．MOS動態(tài)存儲單元T1G2&&T2T3T4T4'T5T6TjYjC0C0'CG1XiWRVDDVDD預充

脈沖讀行線寫位線寫行線讀位線D

三管動態(tài)NMOS存儲單元

(1)三管NMOS動態(tài)存儲單元

NMOS管T2的柵電容C用來暫存數(shù)據(jù)。預充電：讀出操作：寫入操作：刷新操作：通過內(nèi)部的讀、寫操作，使C中的信息得以長期保持。

(2)單管NMOS動態(tài)存儲單元

單管NMOS動態(tài)存儲單元?xiTCSC0D位線由一個門控管T和一個存儲信息的電容CS組成。由于分布電容C0＞＞CS，所以位線上的讀出電壓信號很小，需用高靈敏度讀出放大器進行放大；且每次讀出后必須立即對該單元進行刷新，以保留原存信息。動態(tài)存儲單元的結構比靜態(tài)存儲單元簡單，可達到更高的集成度；但DRAM不如SRAM使用方便，且存取時間較長。二、集成

RAM舉例

A0~A9

為地址碼輸入端。

4個I/O

腳為雙向數(shù)據(jù)線，用于讀出或?qū)懭霐?shù)據(jù)。VDD

接+5V。

R/W為讀/寫控制端。當R/W=1時，從I/O

線讀出數(shù)據(jù)；當R/W=0時，將從I/O

線輸入的數(shù)據(jù)寫入RAM。VDDIntel2114A7A8A9I/OI/OI/OI/OR/WA6A5A4A3A0A1A2CSGND1234567891817161514131211101K4位SRAMIntel2114引腳圖信號與TTL電平兼容。

CS為片選控制端，低電平有效。CS=1時，讀/寫控制電路處于禁止狀態(tài)，不能對芯片進行讀/寫操作。當CS=0時，允許芯片讀/寫操作。存儲矩陣有1K個字，每個字4位。1K=1024=210，故需10根地址輸入線。三、RAM的擴展??????5V１．位擴展D15D9D8···D7D1D0···11R/WCS1A0A12···

RAM的位擴展適用于字數(shù)夠用，但每字的位數(shù)（字長）不夠的情況。如：8K×8→8K×16I/O7I/O1I/O0VDD···OEGNDR/WA12A0CS1CS2···I/O7I/O1I/O0VDD···OEGNDR/WA12A0CS1CS2···6264Ⅰ6264ⅡR/W２．字擴展適用于位數(shù)（字長）夠用，但字數(shù)不夠的情況。如：8K×8→32K×81111Y0Y1Y2Y3????????????????????????D0D7A0A12A13A14A1A012T4139SR×410kΩ×45VD1D24.5V

鋰電池增加地址線。I/O7I/O0VDD···OEGNDR/WA12A0CS1CS2···6264ⅠI/O7I/O0VDD···OEGNDR/WA12A0CS1CS2···6264ⅡI/O7I/O0VDD···OEGNDR/WA12A0CS1CS2···6264ⅢI/O7I/O0VDD···OEGNDR/WA12A0CS1CS2···6264Ⅳ

RAM的字擴展斷電保護3.位、字同時進行擴展：