第11章 組合邏輯電路

第十一章組合邏輯電路

第一節(jié)組合邏輯電路的分析方法

第二節(jié)常用的集成組合邏輯電路返回主目錄第一節(jié)組合邏輯電路的分析方法

按電路邏輯功能的特點來分，數(shù)字電路可分為組合邏輯電路和時序邏輯電路。若電路的任一時刻的輸出都只取決于該時刻的輸入狀態(tài)，而與輸入信號作用之前的電路原來的狀態(tài)無關(guān)，則該數(shù)字電路稱為組合邏輯電路。組合邏輯電路分析的一般步驟是：

1.根據(jù)邏輯圖，從輸入到輸出，逐級寫出邏輯表達式，直至寫出輸出信號的邏輯函數(shù)表達式。

2.根據(jù)輸出信號的邏輯函數(shù)表達式列真值表。

3.根據(jù)真值表，分析電路的邏輯功能。例11-1解試分析圖11-1所示組合邏輯電路。

圖11-1組合邏輯電路分析1）逐級寫邏輯表達式

2）列出真值表。根據(jù)輸出函數(shù)表達式列出真值表，如表11-1所示。

3）分析邏輯功能。表11-1例11-1真值表輸入輸出ABCY00010011010101101001101011001110返回一、編碼器在數(shù)字系統(tǒng)中，常常需要把某種具有特定意義的輸入信號（例如數(shù)字、字符或某種控制信號等），編成相應(yīng)的若干位二進制代碼來處理，這一過程稱為編碼。能夠?qū)崿F(xiàn)編碼的電路稱為編碼器。

1．二進制編碼器（1）二進制編碼器的基本要求以三位二進制編碼器為例，其編碼器示意圖如圖11-2所示。圖11-2三位二進制編碼器示意圖

第二節(jié)常用的組合邏輯電路三位二進制編碼器真值表見表11-2。表11-2三位二進制編碼器真值表輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y00000000111100000010110000001001010000100010000010000011001000000100100000000110000000000（2）8位優(yōu)先編碼器在8線-3線編碼器中，不允許同時有兩個以上的信號輸入（輸入端為1），否則，將使編碼器輸出發(fā)生混亂。為解決這一問題，一般都把編碼器設(shè)計成優(yōu)先編碼器。

CD4532是一種常用的8線-3線優(yōu)先編碼器，其邏輯框圖如圖11-3所示，真值表見表11-3。圖11-38線-3線優(yōu)先編碼器CD4532邏輯框圖

0

0001

0000000110

0011

0000001×10

0101

000001××10

0111

00001×××10

1001

0001××××10

1011

001×××××10

1101

01××××××10

1111

1×××××××11

00000000000010

0000××××××××0輸出輸入表11-3CD4532真值表

從它的真值表可以看出，除8個編碼輸入信號外，還有一個使能輸入端，為使能輸出端，為擴展輸出端。

2．10線-4線8421BCD碼優(yōu)先編碼器

10線-4線8421BCD碼優(yōu)先編碼器有10個輸入端，每一個輸入端對應(yīng)著一個十進制數(shù)（09），其輸出端輸出的是輸入信號相應(yīng)的BCD碼。為防止輸出產(chǎn)生混亂，該編碼器通常都設(shè)計成優(yōu)先編碼器。

CD40147是一種標準型CMOS集成10線-4線8421BCD碼優(yōu)先編碼器。其邏輯框圖如圖11-4所示，其真值表見表11-4。圖11-410線-4線編碼器CD40147邏輯框圖

輸入輸出I0

I1I2I3I4I5I6I7I8I9Y3Y2Y1Y00000000000111110000000000000×1000000000001××100000000010×××10000000011××××1000000100×××××100000101××××××10000110×××××××1000111××××××××101000×××××××××11001表11-4CD40147的真值表二、譯碼器及顯示電路譯碼是編碼的逆過程，也就是把二進制代碼所表示的特定含義“翻譯”出來的過程。實現(xiàn)譯碼功能的電路稱為譯碼器。

1．二進制譯碼器（1）二進制譯碼器的基本要求以三位二進制譯碼為例，其譯碼器的示意圖如圖11-5所示，它也稱為3線-8線譯碼器。其真值表如表11-5所示。圖11-5三位二進制譯碼器示意圖從真值表中可以看出，每一個輸出都對應(yīng)著一種輸入狀態(tài)的組合，所以也叫做狀態(tài)譯碼器。1000000011101000000011001000001010001000000100001000110000001000100000001010000000001000輸出輸入表11-5三位二進制譯碼器真值表（2）3線-8線譯碼器高速CMOS集成3線-8線譯碼器74HC138，其邏輯框圖如圖11-6所示，真值表見表11-6所示。圖11-674HC138邏輯框圖輸入輸出0×××××11111111×1××××11111111××1×××111111111000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110表11-674HC138真值表利用74HC138的使能端、

利用74HC138的使能端、、，可以擴展譯碼器輸入的變量數(shù)。圖11-7所示電路是由兩片74HC138構(gòu)成的4線-16線譯碼器。圖11-774HC138構(gòu)成的4線-16線譯碼器

2．二－十進制譯碼器二－十進制譯碼器就是能把某種二－十進制代碼（即BCD碼）變換為相應(yīng)的十進制數(shù)碼的組合邏輯電路，也稱為4線-10線譯碼器。

74HC42是一種4線-10線譯碼器，其真值表和邏輯框圖見表11-7和圖11-8所示。當輸入為1010～1111時，輸出端均為1，能自動拒絕偽碼輸入。另外，74LS145，CD4028等也都是4線-10線譯碼器。圖11-874HC42邏輯框圖111111111111111111111111011111111111111011111111111100111111111111110111111111110101無效輸入011111111110019101111111100018110111111111107111011111101106111101111110105111110111100104111111011111003111111101101002111111110110001111111111000000輸出輸入十進制數(shù)表11-774HC42真值表

3．顯示譯碼器顯示譯碼器由兩大部分組成，一部分為譯碼器，另一部分是與顯示器相連接的功率驅(qū)動器。（1）數(shù)碼顯示器在各種數(shù)碼管中，分段式數(shù)碼管是利用不同的發(fā)光段組合來顯示不同的數(shù)字，最常見的分段式數(shù)碼管是半導體發(fā)光二極管所構(gòu)成的半導體數(shù)碼管（也稱LED數(shù)碼管）。

半導體數(shù)碼管內(nèi)部有兩種接法，即共陽極接法和共陰極接法，BS201就是一種七段共陰極半導體數(shù)碼管（還帶有一個小數(shù)點），其管腳排列圖和內(nèi)部接線圖如圖11-9所示。

圖11-9共陰極半導體7段數(shù)碼管BS201a）管腳排列圖b）內(nèi)部電路圖

BS204內(nèi)部是共陽極接法，共陽極接法的管腳排列圖和內(nèi)部接線圖如圖11-10所示，其外引腳排列圖與圖11-9基本相同（共陰輸出變?yōu)楣碴栞敵觯?。圖11-10共陽極LED數(shù)碼管a）管腳排列圖b）內(nèi)部電路圖

各段筆劃的組合能顯示出十進制數(shù)0～9及某些英文字母，如圖11-11所示。

圖11-11七段顯示的數(shù)字及英文字母圖形半導體數(shù)碼管的優(yōu)點是工作電壓低（1.7～1.9Ｖ），體積小，可靠性高，壽命長（大于一萬小時），響應(yīng)速度快（優(yōu)于10ns），顏色豐富等，目前已有高亮度產(chǎn)品，缺點是耗電較大，工作電流一般為幾毫安至幾十毫安。半導體數(shù)碼管的工作電流較大，圖11-12所示是三種LED數(shù)碼管的驅(qū)動電路，較常用的方法是采用譯碼/驅(qū)動器直接驅(qū)動。另外，液晶數(shù)碼管也是一種分段式數(shù)碼管，但驅(qū)動電路較復雜。圖11-12半導體發(fā)光二極管驅(qū)動電路a）晶體管驅(qū)動b）OC門驅(qū)動c）譯碼/驅(qū)動器驅(qū)動

（2）七段顯示譯碼器分段式數(shù)碼管利用不同發(fā)光段的組合來顯示不同的數(shù)字，為了使數(shù)碼管能將數(shù)碼所代表的數(shù)顯示出來，必須首先將數(shù)碼譯出，然后經(jīng)驅(qū)動電路控制對應(yīng)的顯示段的狀態(tài)。

74HC48是一種共陰BCD七段譯碼/驅(qū)動器。

74HC48的邏輯框圖如圖11-13所示，其真值表見表11-8。圖11-1374HC48BCD共陰七段譯碼/驅(qū)動器表11-874HC48真值表數(shù)字功能輸入輸出顯示數(shù)字abcdefg012345678911111111111×××××××××000000001100001111000011001100010101010111111111111011010111111110011111011111111011011010101000101010001110110011111011101112131415111111××××××111111001111110011010101111111000100001000010000110110100010001110111110全暗××××××00000000全暗100×0×0×0×0×0101010101010101全暗

74HC48除基本輸入端和基本輸出端外，還有幾個輔助輸入輸出端：試燈輸入端，滅零輸入端，滅燈輸入/滅零輸出端。其中比較特殊，它既可以作輸入用，也可作輸出用。輔助輸入輸出端具有以下功能：

1）滅燈功能：用矩形脈沖信號控制滅燈（消隱）輸入端，可以使顯示的數(shù)字在數(shù)碼管上間歇地閃亮。

2）試燈功能：可以利用試燈輸入功能來測試數(shù)碼管的好壞。

3）滅零功能：當輸入是數(shù)字零的代碼而又不需要顯示零的時候，可以利用滅零輸入端的功能來實現(xiàn)。

與配合使用，可消去混合小數(shù)的首位零和無用的尾零。例如一個七位數(shù)顯示器，要將006.0400顯示成6.04，可按圖11-14連接。圖11-14具有滅零控制的七位數(shù)碼顯示系統(tǒng)由于74HC48內(nèi)部已設(shè)有限流電阻，所以圖11-14中譯碼器的輸出端不用接限流電阻。對于共陰接法的數(shù)碼管，還可以采用CD4511等七段鎖存譯碼驅(qū)動器。對于共陽接法的數(shù)碼管，可以采用共陽數(shù)碼管的字形譯碼器，如74HC247等，在相同的輸入條件下，其輸出電平與74HC48相反，但在共陽極數(shù)碼管上顯示的結(jié)果一樣。在為半導體數(shù)碼管選擇譯碼驅(qū)動電路時，有時還需要根據(jù)半導體數(shù)碼管工作電流的要求，來選擇適當?shù)南蘖麟娮?。如圖11-15所示，為CD4511譯碼驅(qū)動電路，其限流電阻的計算如下：圖11-15CD4511譯碼驅(qū)動電路三、數(shù)據(jù)選擇器

1．數(shù)據(jù)選擇器的功能及工作原理數(shù)據(jù)選擇器的基本功能相當于一個單刀多擲開關(guān)，如圖11-16所示。通過開關(guān)的轉(zhuǎn)換（由選擇輸入信號控制），在輸入信號D0、D1、D2、D3中選擇一個信號傳送到輸出端。選擇輸入信號又稱地址控制信號或地址輸入信號。如果有兩個地址輸入信號和四個數(shù)據(jù)輸入信號，就稱為四選一數(shù)據(jù)傳送器，其輸出信號：圖11-16數(shù)據(jù)選擇器原理框圖

2．八路數(shù)據(jù)選擇器

74HC151是一種有互補輸出的八路數(shù)據(jù)選擇器，其邏輯框圖如圖11-17所示，其真值表見表11-9。1110011010100010110001001000000010×××1Ｙ輸出輸入使能圖11-17八路數(shù)據(jù)選擇器74HC151邏輯符號表11-974HC151真值表

3．數(shù)據(jù)選擇器的應(yīng)用數(shù)據(jù)選擇器的典型應(yīng)用電路如圖11-18所示。該電路是由數(shù)據(jù)選擇器構(gòu)成的無觸點切換電路，用于切換四種頻率的輸入信號。圖中CD4529是雙四選一數(shù)據(jù)選擇器，只用其中的一半。圖11-18無觸點切換電路

1．一位二進制數(shù)值比較器比較兩個一位二進制數(shù)很容易，其真值表見表11-10，輸入變量是Ａ和Ｂ，輸出變量ＱＡ＞Ｂ、ＱＡ＜Ｂ、ＱＡ=Ｂ分別表示Ａ＞Ｂ、Ａ＜Ｂ、Ａ=Ｂ三種比較結(jié)果。四、數(shù)值比較器表11-10一位二進制數(shù)值比較器的真值表輸入輸出ＡＢＱＡ＞ＢＱＡ=ＢＱＡ＜Ｂ00010010011010011010

2．多位數(shù)值比較器對于多位數(shù)碼的比較，應(yīng)先比較最高位，如果Ａ數(shù)最高位大于Ｂ數(shù)最高位，則不論其它各位情況如何，定有Ａ＞Ｂ；如果Ａ數(shù)最高位小于Ｂ數(shù)最高位，則Ａ＜Ｂ；如果Ａ數(shù)最高位等于Ｂ數(shù)最高位，再比較次高位，依次類推。四位數(shù)值比較器74HC85的邏輯框圖如圖11-19所示，其真值表見表11-11。圖11-1974HC85邏輯框圖表11-1174HC85真值表

><======><====><=======輸入輸出A3B3A2B2A1B1A0B0IA＞BIA＜BIA＝BQA＞BQA＜BQA＝BA3＞B3