常用典型輸入輸出接口

第8章輸入/輸出接口8.1輸入/輸出及其接口

8.2數(shù)據(jù)傳送方式

8.3DMA控制器

8.4并行輸入／輸出接口

8.5串行輸入輸出接口

本章小結(jié)

輸入/輸出設(shè)備是計算機系統(tǒng)的重要組成部分，計算機通過它們與外設(shè)進行數(shù)據(jù)交換。在微機系統(tǒng)中，各種輸入/輸出設(shè)備通過輸入/輸出接口與系統(tǒng)相連，并在接口的支持下實現(xiàn)各種方式的數(shù)據(jù)傳送。把外圍設(shè)備同微型計算機連接起來的電路稱為外設(shè)接口電路，簡稱外設(shè)接口。

8.1輸入/輸出及其接口

8.1.1I/O信息的組成

1.數(shù)據(jù)信息

數(shù)據(jù)信息可分為數(shù)字量、模擬量和開關(guān)量。

2.狀態(tài)信息

狀態(tài)信息是CPU與外設(shè)之間交換數(shù)據(jù)時的聯(lián)絡(luò)信息。

3.控制信息

控制信息用來設(shè)置I/O外設(shè)(包括I/O接口)的工作模式、命令字等有關(guān)信息。如“啟動”，“停止”信息。8.1.2外設(shè)接口的作用

外設(shè)接口電路應(yīng)具有如下功能：

1.轉(zhuǎn)換信息格式。如串—并轉(zhuǎn)換、并—串轉(zhuǎn)換、配備校驗位等。

2.提供聯(lián)絡(luò)信號，協(xié)調(diào)數(shù)據(jù)傳送的狀態(tài)信息。如設(shè)備“就緒”、“忙”，數(shù)據(jù)緩沖器“滿”、“空”等信號。

3.協(xié)調(diào)定時差異。為協(xié)調(diào)微機與外設(shè)在定時或數(shù)據(jù)處理速度上的差異，使兩者之間的數(shù)據(jù)交換取得同步，有必要對傳輸?shù)臄?shù)據(jù)或地址加以緩沖或鎖存。

4.進行譯碼選址。在具有多臺外設(shè)的系統(tǒng)中，外設(shè)接口必須具有提供地址譯碼以及確定設(shè)備碼的功能。

5.實現(xiàn)電平轉(zhuǎn)換。為使微型計算機同外設(shè)匹配，接口電路必須具有電平轉(zhuǎn)換和驅(qū)動功能。

6.具備時序控制。有的接口電路具有自己的時鐘發(fā)生器，以滿足微型計算機和各種外設(shè)在時序方面的要求。

7.可編程序。對一些通用的、功能齊全的接口電路，應(yīng)該具有可編程序的能力。8.1.3I/O端口尋址方式

CPU對外設(shè)的訪問實質(zhì)上是對外設(shè)接口電路中相應(yīng)端口的訪問。I/O端口的尋址方式有兩種，即I/O指令尋址和存儲器映象I/O尋址。

1.I/O指令尋址

2.存儲器映象的I/O端口尋址

8.2數(shù)據(jù)傳送方式

8.2.1程序控制傳送方式

程序控制數(shù)據(jù)傳送方式分為無條件傳送、查詢傳送和中斷傳送。這類傳送方式的特點是以CPU為中心，數(shù)據(jù)傳送由CPU控制，通過預先編制好的輸入或輸出程序?qū)崿F(xiàn)數(shù)據(jù)的傳送。

1.無條件傳送方式

無條件傳送方式是假設(shè)輸入接口數(shù)據(jù)已經(jīng)準備好，或者輸出設(shè)備是空閑的，此時CPU無需查詢狀態(tài)，直接用IN和OUT指令完成與接口之間的數(shù)據(jù)傳送。

2.查詢傳送方式

利用查詢方式輸入數(shù)據(jù)之前，CPU要查詢輸入數(shù)據(jù)是否準備好；利用查詢方式輸出數(shù)據(jù)之前，CPU要查詢輸出設(shè)備是否空閑。只有確認外設(shè)已經(jīng)具備了傳送條件后，才能用IN和OUT指令完成數(shù)據(jù)傳送。

中斷控制傳送方式中斷控制的輸入和輸出方式，也成中斷傳送方式。當外設(shè)的輸入數(shù)據(jù)準備好或接受數(shù)據(jù)的鎖存器空時，變主動項CPU發(fā)出中斷請求，使CPU中斷原來執(zhí)行的程序（主程序），轉(zhuǎn)去執(zhí)行為外設(shè)服務(wù)的輸入或輸出操作，服務(wù)完畢CPU再繼續(xù)執(zhí)行原來的程序。8.2.2DMA傳送方式

DMA方式的數(shù)據(jù)交換是由硬件來實現(xiàn)。數(shù)據(jù)交換過程由DMA控制器來控制，CPU不介入。

8.3DMA控制器

8.3.1DMA控制器的基本概念

直接存儲器存取DMA（directmemoryaccess）方式用硬件實現(xiàn)存儲器與存儲器之間或存儲器與I/O設(shè)備之間直接進行高速數(shù)據(jù)傳送，不需要CPU的干預。

DMA傳送包括：RAM→I/O端口的DMA讀傳送；I/O端口→RAM的DMA寫傳送；RAM→RAM的存儲單元傳送。

8.3.2DMA傳送過程

1.單字節(jié)傳送方式

每次DMA傳送只傳送一個字節(jié)的數(shù)據(jù)，傳送后釋放總線由CPU控制總線至少一個完整的總線周期。然后測試DMA請求線DREQ，若有效，再進入DMA周期。2.成組傳送方式

一個DMA請求可以傳送一組信息。在DMAC初始化時，由編程決定這一組信息的字節(jié)數(shù)，只要在DACK有效之前DREQ保持有效即可。一旦DACK有效，不管DREQ是否有效，DMAC一直不放棄總線控制權(quán)，直到整個數(shù)組傳送完。

3.請求傳送方式

請求傳送方式又稱查詢傳送方式。該方式的傳送類似于成組傳送方式，但每傳送一個字節(jié)后，DMAC就檢測DREQ，若無效，則掛起；若有效，繼續(xù)DMA傳送，直到一組信息傳送結(jié)束由外加信號強制DMAC中止操作。

DMA具有下列特點：

①主存既可被CPU訪問，又可被外設(shè)直接訪問。

②數(shù)據(jù)塊傳送時，主存地址的確定，傳送數(shù)據(jù)的計數(shù)控制等都用硬件電路直接實現(xiàn)。

③主存中要開設(shè)專用緩沖區(qū)，及時供給和接收外設(shè)的數(shù)據(jù)。

④DMA傳送速度快，可使CPU和外設(shè)并行工作，提高了系統(tǒng)的效率。

⑤DMA在開始前和結(jié)束后要通過程序和中斷方式進行預處理。

8.3.38237A控制器

8.3.48237A的應(yīng)用

表8-6PC/ATDMAC寄存器I/O端口地址8237A內(nèi)部寄存器口地址DMAC1DMAC2內(nèi)部寄存器名稱DMA+00H0000C0CH0基地址寄存器和當前地址寄存器DMA+01H0010C2CH0基本字節(jié)寄存器和當前字節(jié)寄存器DMA+02H0020C4CH1基地址寄存器和當前地址寄存器DMA+03H0030C6CH1基本字節(jié)寄存器和當前字節(jié)寄存器DMA+04H0040C8CH2基地址寄存器和當前地址寄存器DMA+05H0050CACH3基本字節(jié)寄存器和當前字節(jié)寄存器DMA+06H0060CCCH3基地址寄存器和當前地址寄存器DMA+07H0070CECH3基本字節(jié)寄存器和當前字節(jié)寄存器DMA+08H0080D0狀態(tài)寄存器/控制寄存器DMA+09H0090D2請求寄存器DMA+0AH00A0D4屏蔽寄存器DMA+0BH00B0D6方式寄存器DMA+0CH00C0D8先/后觸發(fā)器DMA+0DH00D0DA暫存器/復位命令DMA+0EH00E0DC清屏蔽寄存器DMA+0FH00F0DE多通道屏蔽寄存器8.4并行輸入／輸出接口

8.4.1概述

并行輸入/輸出是將一個字符的幾個位同時傳輸，它具有傳輸速度快、效率高的優(yōu)點。并行通訊所用的電纜較多，不適合長距離傳輸。所以，并行通訊一般用在數(shù)據(jù)傳輸率要求較高，而傳輸?shù)木嚯x較短的場合。

實現(xiàn)并行輸入輸出的接口是并行接口。

8.4.2并行通信接口芯片

8.5串行輸入輸出接口

8.5.1串行通信概述

串行通訊是指數(shù)據(jù)一位一位地順序傳送，只占用一條傳輸線，它可由兩種方式來實現(xiàn)：一種是將8位通道中的一位依靠軟件來實現(xiàn)串行數(shù)據(jù)傳送；另一種是通過專用的通訊接口，將并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)再進行傳送。

在并行通訊中，數(shù)據(jù)有多少位就要有多少傳輸線，而串行通訊只需要一條傳輸線，所以串行通訊可以節(jié)省傳輸線。

8.5.2串行通信接口芯片

本