EDA應(yīng)用工具深入宏功能模塊

會計(jì)學(xué)1EDA應(yīng)用工具深入宏功能模塊LPM(參數(shù)可設(shè)置模塊庫)

Megafunction庫是Altera提供的參數(shù)化模塊庫。從功能上看，可以把Megafunction庫中的元器件分為：算術(shù)運(yùn)算模塊（arithmetic）邏輯門模塊（gates）儲存模塊（storage）IO模塊（I/O）第1頁/共30頁LPM概述

算術(shù)組件

累加器、加法器、乘法器和LPM算術(shù)函數(shù)

門電路多路復(fù)用器和LPM門函數(shù)I/O組件時(shí)鐘數(shù)據(jù)恢復(fù)(CDR)、鎖相環(huán)(PLL)、雙數(shù)據(jù)速率(DDR)、千兆位收發(fā)器塊(GXB)、LVDS接收器和發(fā)送器、PLL重新配置和遠(yuǎn)程更新宏功能模塊存儲器編譯器FIFOPartitioner、RAM和ROM宏功能模塊存儲組件存儲器、移位寄存器宏模塊和LPM存儲器函數(shù)第2頁/共30頁7.1宏功能模塊概述

知識產(chǎn)權(quán)核的應(yīng)用

AMPP程序

MegaCore函數(shù)

OpenCore評估功能

OpenCorePlus硬件評估功能

第3頁/共30頁7.1宏功能模塊概述

7.1.2使用MegaWizardPlug-InManager

<輸出文件>.bsf

：BlockEditor中使用的宏功能模塊的符號（元件）。

<輸出文件>.cmp

：組件申明文件。

<輸出文件>.inc

：宏功能模塊包裝文件中模塊的AHDL包含文件。

<輸出文件>.tdf

：要在AHDL設(shè)計(jì)中實(shí)例化的宏功能模塊包裝文件。

<輸出文件>.vhd

：要在VHDL設(shè)計(jì)中實(shí)例化的宏功能模塊包裝文件。

<輸出文件>.v

：要在VerilogHDL設(shè)計(jì)中實(shí)例化的宏功能模塊包裝文件。

<輸出文件>_bb.v

：VerilogHDL設(shè)計(jì)所用宏功能模塊包裝文件中模塊的空體或

black-box申明，用于在使用EDA綜合工具時(shí)指定端口方向。

<輸出文件>_inst.tdf

：宏功能模塊包裝文件中子設(shè)計(jì)的AHDL例化示例。

<輸出文件>_inst.vhd

：宏功能模塊包裝文件中實(shí)體的VHDL例化示例。

<輸出文件>_inst.v

：

宏功能模塊包裝文件中模塊的VerilogHDL例化示例。

第4頁/共30頁7.1宏功能模塊概述

7.1.3在QuartusII中對宏功能模塊進(jìn)行例化

1、在VerilogHDL和VHDL中例化

2、使用端口和參數(shù)定義

3、使用端口和參數(shù)定義生成宏功能模塊

計(jì)數(shù)器乘-累加器和乘-加法器加法/減法器RAM乘法器移位寄存器

第5頁/共30頁算數(shù)運(yùn)算模塊庫第6頁/共30頁參數(shù)化乘法器lpm_mult宏功能模塊的基本參數(shù)表lpm_mult第7頁/共30頁（1）調(diào)用lpm_mult第8頁/共30頁（2）lpm_mult參數(shù)設(shè)置輸入輸出位寬設(shè)置乘法器類型設(shè)置第9頁/共30頁（3）編譯仿真8位有符號乘法器電路功能仿真波形第10頁/共30頁4.3計(jì)數(shù)器模塊計(jì)數(shù)器輸出端口寬度和計(jì)數(shù)方向設(shè)置

第11頁/共30頁計(jì)數(shù)器模和控制端口設(shè)置

第12頁/共30頁更多控制端口設(shè)置第13頁/共30頁模24方向可控計(jì)數(shù)器電路lpm_counter計(jì)數(shù)器功能仿真波形第14頁/共30頁

參數(shù)化鎖相環(huán)宏模塊altpll以輸入時(shí)鐘信號作為參考信號實(shí)現(xiàn)鎖相，從而輸出若干個(gè)同步倍頻或者分頻的片內(nèi)時(shí)鐘信號。與直接來自片外的時(shí)鐘相比，片內(nèi)時(shí)鐘可以減少時(shí)鐘延遲，減小片外干擾，還可改善時(shí)鐘的建立時(shí)間和保持時(shí)間，是系統(tǒng)穩(wěn)定工作的保證。不同系列的芯片對鎖相環(huán)的支持程度不同，但是基本的參數(shù)設(shè)置大致相同，下面便舉例說明altpll的應(yīng)用。4.5

鎖相環(huán)模塊第15頁/共30頁（1）輸入altpll宏功能模塊選擇芯片和設(shè)置參考時(shí)鐘

第16頁/共30頁鎖相環(huán)控制信號設(shè)置

第17頁/共30頁輸入時(shí)鐘設(shè)置第18頁/共30頁（2）編譯和仿真鎖相環(huán)電路功能仿真波形第19頁/共30頁

ROM（ReadOnlyMemory，只讀存儲器）是存儲器的一種，利用FPGA可以實(shí)現(xiàn)ROM的功能，但其不是真正意義上的ROM，因?yàn)镕PGA器件在掉電后，其內(nèi)部的所有信息都會丟失，再次工作時(shí)需要重新配置。

QuartusII提供的參數(shù)化ROM是lpm_rom，下面用一個(gè)乘法器的例子來說明它的使用方法，這個(gè)例子使用lpm_rom構(gòu)成一個(gè)4位×4位的無符號數(shù)乘法器，利用查表方法完成乘法功能。4.6存儲器模塊第20頁/共30頁數(shù)據(jù)線、地址線寬度設(shè)置

第21頁/共30頁控制端口設(shè)置第22頁/共30頁添加.mif文件第23頁/共30頁

如下圖所示就是基于ROM實(shí)現(xiàn)的4位×4位的無符號數(shù)乘法器電路圖，其參數(shù)設(shè)置為：LPM_WIDTH=8LPM_WIDTHAD=8LPM_FILE=mult_rom.mif第24頁/共30頁仿真結(jié)果第25頁/共30頁4.7其他模塊

Maxplus2庫主要由74系列數(shù)字集成電路組成，包括時(shí)序電路宏模塊和運(yùn)算電路宏模塊兩大類，其中時(shí)序電路宏模塊包括觸發(fā)器、鎖存器、計(jì)數(shù)器、分頻器、多路復(fù)用器和移位寄存器，運(yùn)算電路宏模塊包括邏輯預(yù)算模塊、加法器、減法器、乘法器、絕對值運(yùn)算器、數(shù)值比較器、編譯碼器和奇偶校驗(yàn)器。對于這些小規(guī)模的集成電路，在數(shù)字電路課程中有詳細(xì)的介紹。他們的調(diào)入方法和Megafunction庫中的宏模塊是一樣的，只是端口和參數(shù)無法設(shè)置。第26頁/共30頁計(jì)數(shù)器74161設(shè)計(jì)舉例

模10計(jì)數(shù)器第27頁/共30頁仿真結(jié)果模10計(jì)數(shù)器仿真波形第28頁/共30頁4.1采用QuartusII軟件的宏功能模塊lpm_counter設(shè)計(jì)一個(gè)模為60的加法計(jì)數(shù)器，進(jìn)行編譯和仿真，查看仿真結(jié)果。4.2采用QuartusII軟件的宏功能模塊lpm_rom，用查表的方式設(shè)計(jì)一個(gè)實(shí)現(xiàn)兩個(gè)8位無符號數(shù)加法的電路，并進(jìn)行編譯和仿真。4.3先利用LPM_ROM設(shè)計(jì)4位×4位和8位×8位乘法器各