CH6 存儲(chǔ)器和可編程邏輯器件

第六章存儲(chǔ)器和可編程邏輯器件6.1半導(dǎo)體存儲(chǔ)器6.2可編程邏輯器件基礎(chǔ)6.3低密度可編程邏輯器件6.4高密度可編程邏輯器件2/1/202316.1半導(dǎo)體存儲(chǔ)器一、概述半導(dǎo)體存儲(chǔ)器是一種能存儲(chǔ)大量二值數(shù)字信息的大規(guī)模集成電路，是現(xiàn)代數(shù)字系統(tǒng)特別是計(jì)算機(jī)中的重要組成部分。半導(dǎo)體存儲(chǔ)器ROMEPROM快閃存儲(chǔ)器PROME2PROM固定ROM（又稱掩膜ROM）可編程ROMRAMSRAMDRAM按存取方式來分：2/1/202326.1半導(dǎo)體存儲(chǔ)器按制造工藝來分：半導(dǎo)體存儲(chǔ)器雙極型MOS型對(duì)存儲(chǔ)器的操作通常分為兩類：寫——即把信息存入存儲(chǔ)器的過程。讀——即從存儲(chǔ)器中取出信息的過程。兩個(gè)重要技術(shù)指標(biāo)：存儲(chǔ)容量—存儲(chǔ)器能存放二值信息的多少。單位是位或比特（bit）。1K=210=1024，1M=210K=220。存儲(chǔ)時(shí)間—存儲(chǔ)器讀出（或?qū)懭耄?shù)據(jù)的時(shí)間。一般用讀（或?qū)懀┲芷趤肀硎尽?/1/202336.1半導(dǎo)體存儲(chǔ)器二、掩膜只讀存儲(chǔ)器（ROM）②存儲(chǔ)的數(shù)據(jù)不會(huì)因斷電而消失，具有非易失性。特點(diǎn)：①只能讀出，不能寫入；1.ROM的基本結(jié)構(gòu)ROM主要由地址譯碼器、存儲(chǔ)矩陣和輸出緩沖器三部分組成，其基本結(jié)構(gòu)如圖所示。2/1/20234ROM的基本結(jié)構(gòu)6.1半導(dǎo)體存儲(chǔ)器字線位線存儲(chǔ)單元可以由二極管、雙極型三極管或者M(jìn)OS管構(gòu)成。每個(gè)存儲(chǔ)單元可存儲(chǔ)1位二值信息（“0”或“1”）。按“字”存放、讀取數(shù)據(jù)，每個(gè)“字”由若干個(gè)存儲(chǔ)單元組成，即包含若干“位”。字的位數(shù)稱為“字長(zhǎng)”。每當(dāng)給定一組輸入地址時(shí)，譯碼器選中某一條輸出字線Wi，該字線對(duì)應(yīng)存儲(chǔ)矩陣中的某個(gè)“字”，并將該字中的m位信息通過位線送至輸出緩沖器進(jìn)行輸出。存儲(chǔ)器的容量＝字?jǐn)?shù)×位數(shù)＝2n×m位2/1/20235二極管ROM結(jié)構(gòu)圖6.1半導(dǎo)體存儲(chǔ)器2.二極管ROM字線位線制作芯片時(shí)，若在某個(gè)字中的某一位存入“1”，則在該字的字線與位線之間接入二極管，反之，就不接二極管?！?”2/1/20236ROM的數(shù)據(jù)表地址數(shù)據(jù)A1A0D3D2D1D00001101110010111111001016.1半導(dǎo)體存儲(chǔ)器地址譯碼器實(shí)現(xiàn)地址碼的與運(yùn)算，每條字線對(duì)應(yīng)一個(gè)最小項(xiàng)。存儲(chǔ)矩陣實(shí)現(xiàn)字線的或運(yùn)算。2/1/202376.1半導(dǎo)體存儲(chǔ)器3.MOS管ROMROM的點(diǎn)陣圖“1”“0”2/1/202382.一次性可編程ROM（PROM）。出廠時(shí)，存儲(chǔ)內(nèi)容全為1（或全為0），用戶可根據(jù)自己的需要進(jìn)行編程，但只能編程一次。1.固定ROM（掩模ROM）。廠家把數(shù)據(jù)“固化”在存儲(chǔ)器中，用戶無法進(jìn)行任何修改。使用時(shí)，只能讀出，不能寫入。6.1半導(dǎo)體存儲(chǔ)器二、可編程的只讀存儲(chǔ)器ROM的編程是指將信息存入ROM的過程。UCC字線Wi位線Di熔絲用戶對(duì)PROM編程是逐字逐位進(jìn)行的。首先通過字線和位線選擇需要編程的存儲(chǔ)單元，然后通過規(guī)定寬度和幅度的脈沖電流，將該存儲(chǔ)管的熔絲熔斷，這樣就將該單元的內(nèi)容改寫了。熔絲型PROM的存儲(chǔ)單元2/1/202396.1半導(dǎo)體存儲(chǔ)器3.紫外線擦除可編程ROM（EPROM）。采用浮柵技術(shù)，可通過紫外線照射而被擦除，可重復(fù)擦除上萬次。5.快閃存儲(chǔ)器（FlashMemory）。也是采用浮柵型MOS管，存儲(chǔ)器中數(shù)據(jù)的擦除和寫入是分開進(jìn)行的，數(shù)據(jù)寫入方式與EPROM相同，一般一只芯片可以擦除/寫入100萬次以上。4.電可擦除可編程ROM（E2PROM）。也是采用浮柵技術(shù)，用電擦除，可重復(fù)擦寫100次，并且擦除的速度要快的多。E2PROM的電擦除過程就是改寫過程，它具有ROM的非易失性，又具備類似RAM的功能，可以隨時(shí)改寫。2/1/2023106.1半導(dǎo)體存儲(chǔ)器三、隨機(jī)存取存儲(chǔ)器（RAM）②斷電后存儲(chǔ)的數(shù)據(jù)隨之消失，具有易失性。特點(diǎn)：①可隨時(shí)讀出，也可隨時(shí)寫入數(shù)據(jù)；根據(jù)存儲(chǔ)單元的工作原理不同，RAM分為靜態(tài)RAM和動(dòng)態(tài)RAM。靜態(tài)RAM:

優(yōu)點(diǎn):數(shù)據(jù)由觸發(fā)器記憶,只要不斷電,數(shù)據(jù)就能永久保存。缺點(diǎn):存儲(chǔ)單元所用的管子數(shù)目多,功耗大,集成度受到限制。動(dòng)態(tài)RAM:優(yōu)點(diǎn):存儲(chǔ)單元所用的管子數(shù)目少,功耗小,集成度高。缺點(diǎn):為避免存儲(chǔ)數(shù)據(jù)的丟失,必須定期刷新。2/1/2023111）SRAM的基本結(jié)構(gòu)1.靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)SRAM主要由存儲(chǔ)矩陣、地址譯碼器和讀/寫控制電路三部分組成.6.1半導(dǎo)體存儲(chǔ)器SRAM的基本結(jié)構(gòu)CS稱為片選信號(hào)。CS=0時(shí)，RAM工作；CS=1時(shí)，所有I/O端均為高阻狀態(tài)，不能對(duì)RAM進(jìn)行讀/寫操作。R/W稱為讀/寫控制信號(hào)。R/W=1時(shí)，執(zhí)行讀操作；R/W=0時(shí)，執(zhí)行寫操作。存儲(chǔ)容量＝字?jǐn)?shù)×位數(shù)＝2n×m位2/1/2023122）SRAM靜態(tài)存儲(chǔ)單元6.1半導(dǎo)體存儲(chǔ)器UDDV4V2QQV1V3V5V6V7V8I/OI/O列選線Y行選線X存儲(chǔ)單元位線D位線D(a)六管NMOS存儲(chǔ)單元基本RS觸發(fā)器無論讀出還是寫入操作，都必須使行選線X和列選線Y同時(shí)為“1”.UDDV4V2V6V5V1V3V7V8YI/OI/O位線D位線DX(b)六管CMOS存儲(chǔ)單元PMOS管2/1/2023132.動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)6.1半導(dǎo)體存儲(chǔ)器V4V3V1V2V7V8YDD位線D位線DC1C2CO1CO2QQ預(yù)充脈沖V5V6X存儲(chǔ)單元UC1UC2UCC四管動(dòng)態(tài)MOS存儲(chǔ)單元?jiǎng)討B(tài)MOS存儲(chǔ)單元利用MOS管的柵極電容來存儲(chǔ)信息，但由于柵極電容的容量很小，而漏電流又不可能絕對(duì)等于0，所以電荷保存的時(shí)間有限。為了避免存儲(chǔ)信息的丟失，必須定時(shí)地給電容補(bǔ)充漏掉的電荷。通常把這種操作稱為“刷新”或“再生”。刷新之間的時(shí)間間隔一般不大于20ms。動(dòng)態(tài)MOS存儲(chǔ)單元有四管電路、三管電路和單管電路等。2/1/2023146.1半導(dǎo)體存儲(chǔ)器V4V3V1V2V7V8YDD位線D位線DC1C2CO1CO2QQ預(yù)充脈沖V5V6X存儲(chǔ)單元UC1UC2UCC四管動(dòng)態(tài)MOS存儲(chǔ)單元寫入數(shù)據(jù)：D=1時(shí)，C2充電，寫入Q=1；D=0時(shí)，C1充電，寫入Q=0。X=Y=“1”01101001讀出數(shù)據(jù)：Q=0時(shí)，讀出D=0；Q=1時(shí)，讀出D=1；X=Y=“1”10CO1、CO2預(yù)充電012/1/2023156.1半導(dǎo)體存儲(chǔ)器①寫入信息時(shí)，字線為高電平，VT導(dǎo)通，位線上的數(shù)據(jù)經(jīng)過VT存入CS。②讀出信息時(shí)，字線為高電平，VT管導(dǎo)通，這時(shí)CS經(jīng)VT向CO充電，使位線獲得讀出的信息。這是一種破壞性讀出。因此每次讀出后，要對(duì)該單元補(bǔ)充電荷進(jìn)行刷新，同時(shí)還需要高靈敏度讀出放大器對(duì)讀出信號(hào)加以放大。單管動(dòng)態(tài)MOS存儲(chǔ)單元字選線位線D(數(shù)據(jù)線)CO輸出電容VTCS存儲(chǔ)電容2/1/2023166.1半導(dǎo)體存儲(chǔ)器四、存儲(chǔ)器容量的擴(kuò)展位擴(kuò)展可以用多片芯片并聯(lián)的方式來實(shí)現(xiàn)。①各地址線、讀/寫線、片選信號(hào)對(duì)應(yīng)并聯(lián)，②各芯片的I/O口作為整個(gè)RAM輸入/出數(shù)據(jù)端的一位。1.位擴(kuò)展方式－－增加I/O端個(gè)數(shù)用1024×1位的RAM擴(kuò)展為1024×8位RAM－－八片2/1/2023176.1半導(dǎo)體存儲(chǔ)器2.字?jǐn)U展方式－－增加地址端個(gè)數(shù)例：用256×8位的RAM擴(kuò)展為1024×8位RAM。分析：N=4256＝28，每片有8條地址線；1024＝210，需要10條地址線；所以，需要增加2條高位地址線來控制4片分別工作，即需要一個(gè)2-4線譯碼器。字?jǐn)U展可以利用外加譯碼器控制芯片的片選(CS)輸入端來實(shí)現(xiàn)。①各片RAM對(duì)應(yīng)的數(shù)據(jù)線、讀/寫線對(duì)應(yīng)并聯(lián)；②低位地址線也并聯(lián)接起來；③要增加的高位地址線，通過譯碼器譯碼，將其輸出分別接至各片的片選控制端。2/1/2023186.1半導(dǎo)體存儲(chǔ)器用256×8位的RAM擴(kuò)展為1024×8位RAM的系統(tǒng)框圖2/1/202319自20世紀(jì)60年代以來，數(shù)字集成電路已經(jīng)歷了從SSI、MSI、LSI到VLSI的發(fā)展過程。數(shù)字集成電路按照芯片設(shè)計(jì)方法的不同大致可以分為三類：①通用型中、小規(guī)模集成電路；②用軟件組態(tài)的大規(guī)模、超大規(guī)模集成電路，如微處理器、單片機(jī)等；③專用集成電路(ASIC-ApplicationSpecificIntegratedCircuit)。ASIC是一種專門為某一應(yīng)用領(lǐng)域或?yàn)閷ｉT用戶需要而設(shè)計(jì)、制造的LSI或VLSI電路，它可以將某些專用電路或電子系統(tǒng)設(shè)計(jì)在一個(gè)芯片上，構(gòu)成單片集成系統(tǒng)。6.2可編程邏輯器件基礎(chǔ)一、PLD發(fā)展概況2/1/2023201.PLD連接的表示6.2可編程邏輯器件基礎(chǔ)二、PLD電路的表示方法PLD的輸入、反饋緩沖器都采用了互補(bǔ)輸出結(jié)構(gòu)。輸出緩沖器一般為三態(tài)輸出緩沖器。2.緩沖器的表示斷開編程連接固定連接（硬連接）2/1/2023213.與門及或門的表示6.2可編程邏輯器件基礎(chǔ)≥1ABCYYABCYABC&ABCYYABCABP1=0P2=0P3=1與門的缺省狀態(tài)“懸浮1”狀態(tài)2/1/202322與陣列Y1Y2或陣列AB與陣列Y1Y2或陣列4.與或陣列圖6.2可編程邏輯器件基礎(chǔ)任一組合邏輯函數(shù)都可用“與或”式表示，即任何組合邏輯函數(shù)都可以用一個(gè)與門陣列與一個(gè)或門陣列來實(shí)現(xiàn)。如：標(biāo)準(zhǔn)畫法簡(jiǎn)化畫法2/1/202323低密度可編程邏輯器件的集成密度小于每片700個(gè)等效門，它主要包括PROM、PLA、PAL和GAL四種器件。6.3低密度可編程邏輯器件PLD基本結(jié)構(gòu)類型陣列輸出方式與或PROMPLAPALGAL固定可編程可編程可編程可編程可編程固定固定固定固定固定可編程四種PLD的結(jié)構(gòu)特點(diǎn)2/1/202324一、可編程只讀存儲(chǔ)器PROM6.3低密度可編程邏輯器件與陣列(固定)D2D1D0或陣列(可編程)A2A1A0完全譯碼陣列實(shí)現(xiàn)組合邏輯函數(shù)：將函數(shù)寫為最小項(xiàng)之和形式，將對(duì)應(yīng)的與項(xiàng)或起來即可。容量＝與門數(shù)×或門數(shù)＝2n×m利用效率低。2/1/2023256.3低密度可編程邏輯器件例：試用PROM實(shí)現(xiàn)4位二進(jìn)制碼到Gray碼的轉(zhuǎn)換。轉(zhuǎn)換真值表與陣列或陣列A2A1A0A3D2D1D0D32/1/2023266.3低密度可編程邏輯器件二、可編程邏輯陣列PLA與陣列(可編程)A2A1A0D2D1D0或陣列(可編程)實(shí)現(xiàn)組合邏輯函數(shù)：將函數(shù)化簡(jiǎn)為最簡(jiǎn)與或式，將對(duì)應(yīng)的與項(xiàng)或起來即可。容量＝與門數(shù)×或門數(shù)制造工藝復(fù)雜。2/1/202327與陣列或陣列A3A2A1A0D3D2D1D06.3低密度可編程邏輯器件例：試用PLA實(shí)現(xiàn)4位二進(jìn)制碼到Gray碼的轉(zhuǎn)換。解：利用卡諾圖化簡(jiǎn)得最簡(jiǎn)與或式：2/1/202328時(shí)序型PLA基本結(jié)構(gòu)圖6.3低密度可編程邏輯器件PLA的與或陣列只能構(gòu)成組合邏輯電路，若在PLA中加入觸發(fā)器則可構(gòu)成時(shí)序型PLA，實(shí)現(xiàn)時(shí)序邏輯電路。與陣列或陣列······X1Xn觸發(fā)器······Z1ZmW1WlQkQ1······2/1/202329111000010100例：試用PLA和JK觸發(fā)器實(shí)現(xiàn)2位二進(jìn)制可逆計(jì)數(shù)器。當(dāng)X=0時(shí)，進(jìn)行加法計(jì)數(shù)；X=1時(shí)，進(jìn)行減法計(jì)數(shù)。6.3低密度可編程邏輯器件解：X為控制信號(hào)，Y為進(jìn)位（借位）輸出信號(hào)。X/YQ2Q10011100/01/01/11/01/00/00/10/001000001010011100101110111010100110001①畫狀態(tài)圖②列狀態(tài)轉(zhuǎn)移表2/1/202330③求狀態(tài)、驅(qū)動(dòng)和輸出方程6.3低密度可編程邏輯器件比較得驅(qū)動(dòng)方程：2/1/2023316.3低密度可編程邏輯器件④畫陣列圖1J>C11K1J>C11KX1CPQ1Q2Y2/1/2023326.3低密度可編程邏輯器件三、可編程陣列邏輯PALA2A1A0D0D1D2或陣列（固定）與陣列（可編程）實(shí)現(xiàn)組合邏輯函數(shù)：將函數(shù)化簡(jiǎn)為最簡(jiǎn)與或式，將對(duì)應(yīng)的與項(xiàng)相或輸出即可。只能一次性編程。1.PAL的應(yīng)用2/1/2023336.3低密度可編程邏輯器件例：試用PAL實(shí)現(xiàn)下列邏輯函數(shù)。解：化簡(jiǎn)得最簡(jiǎn)與或式：與陣列或陣列ABCY1Y22/1/2023346.3低密度可編程邏輯器件2.PAL的四種輸出結(jié)構(gòu)輸入行OI①專用輸出結(jié)構(gòu)這種結(jié)構(gòu)的輸出端只能作輸出用，不能作輸入用。因電路中不含觸發(fā)器，所以只能實(shí)現(xiàn)組合邏輯電路。輸出端可以是或門、或非門，或者互補(bǔ)輸出結(jié)構(gòu)。目前常用的產(chǎn)品有PAL10H8(10輸入，8輸出，高電平輸出有效)、PAL10L8、PAL16C1(16輸入，1輸出，互補(bǔ)型輸出)等。2/1/2023356.3低密度可編程邏輯器件②可編程I/O輸出結(jié)構(gòu)這種結(jié)構(gòu)的或門輸出經(jīng)過三態(tài)輸出緩沖器，可直接送往輸出，也可再經(jīng)互補(bǔ)輸出的緩沖器反饋到與陣列輸入。即它既可作為輸出用，也可作為輸入用。用于實(shí)現(xiàn)復(fù)雜的組合邏輯電路。目前常用的產(chǎn)品有PAL16L8、PAL20L10等。II/OOE當(dāng)OE=0時(shí)，三態(tài)輸出呈高阻態(tài)，I/O引腳作輸入使用；當(dāng)OE=1時(shí)，三態(tài)門選通，I/O引腳作輸出使用。2/1/2023366.3低密度可編程邏輯器件③寄存器輸出結(jié)構(gòu)這種結(jié)構(gòu)的輸出端有一D觸發(fā)器。在時(shí)鐘的上升沿先將或門輸出寄存在D觸發(fā)器的Q端，當(dāng)使能信號(hào)OE有效時(shí)，Q端的信號(hào)經(jīng)三態(tài)緩沖器反相后輸出，輸出為低電平有效。觸發(fā)器的Q輸出還可以通過緩沖器反饋送至與陣列的輸入端。因而這種結(jié)構(gòu)的PAL能記憶原來的狀態(tài)，實(shí)現(xiàn)時(shí)序邏輯電路。目前常用的產(chǎn)品有PAL16R4、PAL16R8(R表示寄存器輸出型)等。IQQ1DQ時(shí)鐘OEC12/1/202337IQQ1D時(shí)鐘OEQC1YQ6.3低密度可編程邏輯器件④異或輸出結(jié)構(gòu)這種結(jié)構(gòu)的輸出部分有兩個(gè)或門，它們的輸出經(jīng)異或門進(jìn)行異或運(yùn)算后再經(jīng)D觸發(fā)器和三態(tài)緩沖器輸出。這種結(jié)構(gòu)不僅便于對(duì)與—或邏輯陣列輸出的函數(shù)求反，還可以實(shí)現(xiàn)對(duì)寄存器狀態(tài)進(jìn)行保持操作。目前常用的產(chǎn)品有PAL20X4、PAL20X8(X表示異或輸出型)等。2/1/202338GAL是在PAL的基礎(chǔ)上發(fā)展起來的，具有和PAL相同的與或陣列，即可編程的與陣列和固定的或陣列。不同的是它采用了電擦除、電可編程的E2PROM工藝制作，可以用電信號(hào)擦除并反復(fù)編程上百次。GAL器件的輸出端設(shè)置了可編程的輸出邏輯宏單元OLMC（OutputLogicMacroCell），通過編程可以將OLMC設(shè)置成不同的輸出方式。這樣同一型號(hào)的GAL器件可以實(shí)現(xiàn)PAL器件所有的各種輸出電路工作模式，即取代了大部分PAL器件，因此稱為通用可編程邏輯器件。GAL器件分兩大類：一類為普通型GAL，其與或陣列結(jié)構(gòu)與PAL相似，如GAL16V8（V表示輸出方式可變）、GAL20V8、ispGAL16Z8都屬于這一類；另一類為新型GAL，其與或陣列均可編程，與PLA結(jié)構(gòu)相似，主要有GAL39V8。6.3低密度可編程邏輯器件四、通用陣列邏輯GAL2/1/202339優(yōu)點(diǎn)：①采用電擦除工藝和高速編程方法，使編程改寫變得方便、快速，整個(gè)芯片改寫只需數(shù)秒鐘，一片可改寫100次以上。②采用E2CMOS工藝，保證了GAL的高速度和低功耗。存取速度為12～40ns，功耗僅為雙極性PAL器件的1/2或1/4，編程數(shù)據(jù)可保存20年以上。③采用可編程的輸出邏輯宏單元(OLMC)，使其具有極大的靈活性和通用性。④可預(yù)置和加電復(fù)位所有寄存器，具有100%的功能可測(cè)試性。⑤備有加密單元，可防止他人非法抄襲設(shè)計(jì)電路。6.3低密度可編程邏輯器件GAL器件的特點(diǎn)2/1/202340缺點(diǎn)：GAL和PAL一樣都屬于低密度PLD，其共同缺點(diǎn)是規(guī)模小，每片相當(dāng)于幾十個(gè)等效門電路，只能代替2～4片MSI器件，遠(yuǎn)達(dá)不到LSI和VLSI專用集成電路的要求。另外，GAL在使用中還有許多局限性，如一般GAL只能用于同步時(shí)序電路，各OLMC中的觸發(fā)器只能同時(shí)置位或清0，每個(gè)OLMC中的觸發(fā)器和或門還不能充分發(fā)揮其作用，且應(yīng)用靈活性差等。這些不足之處，都在高密度PLD中得到了較好的解決。6.3低密度可編程邏輯器件2/1/2023411.陣列擴(kuò)展型高密度可編程邏輯器件6.4高密度可編程邏輯器件高密度可編程邏輯器件的集成密度大于每片1000個(gè)等效門，它主要包括EPLD、CPLD和FPGA三種。