場效應器件物理14頻率-5CMOS

場效應器件物理西安電子科技大學XIDIDIANUNIVERSITY第10章MOSFET基礎10.4頻率限制特性10.5CMOS技術10.6小結2023/2/1110.4

頻率特性

本節(jié)內容模型的基本概念MOSFET的小信號等效電路頻率限制因素截止頻率的定義、推導和影響因素2023/2/1XIDIANUNIVERSITY22023/2/1310.4頻率特性模型概述電路設計中為準確預測電路性能，利用電路仿真軟件對電路進行仿真驗證。常用的電路仿真軟件如HSPICE、PSPICE、SPECTRE仿真：圍繞器件建立電路的IV關系，是一數(shù)學求解的過程電路中元器件要用模型和模型參數(shù)來替代真正的器件模型：反映器件特性，可采用數(shù)學表達式、等效電路等形式常用模型：等效電路模型。模型參數(shù)：描述等效電路中各元件值所用的參數(shù)。等效電路模型建立方法：首先通過器件物理分析確定器件等效電路模型的具體形式，再把元器件看成一個“黑箱”，測量其端點的電學特性，提取出描述該器件特性的模型參數(shù)。得到一等效電路模型代替相應器件2023/2/1410.4頻率特性MOSFET物理模型：交流小信號參數(shù)源極串聯(lián)電阻柵源交疊電容漏極串聯(lián)電阻柵漏交疊電容漏-襯底pn結電容柵源電容柵漏電容跨導寄生參數(shù)本征參數(shù)G-S：Cgs，Cgsp，rs；G-D：Cgd，Cgdp

，rd；Cgs,Cgd:體現(xiàn)了柵和源、漏附近的溝道電荷間的相互作用線性區(qū)：Cgs≈Cgd≈(CoxWL)/2飽和區(qū)：Cgd≈0,Cgs≈2(CoxWL)/3Cgsp,Cgdp:交疊電容D-S：gm

，Id＝gm×V`gsCds：漏-襯底pn結電容

（DB結勢壘電容＋BS結勢壘電容）2023/2/1510.4頻率特性完整的小信號等效電路共源n溝MOSFET小信號等效電路（VBS=0）總的柵源電容總的柵漏電容2023/2/1610.4頻率特性完整的小信號等效電路：VBS影響共源n溝MOSFET小信號等效電路（VBS<0）10.4頻率特性模型參數(shù)模型參數(shù)：描述等效電路中各元件值所用的參數(shù)。與IDS相關的模型參數(shù)：W，L，KP(ucox)，LAMBDA與VT相關的模型參數(shù)：VT0，GAMMA，PHI與柵相關的三個電容參數(shù)：CGD，CGS，CGB2023/2/1710.4頻率特性模型和模型參數(shù)特點部分模型參數(shù)的定義和0.5um工藝模型參數(shù)的典型值2023/2/1810.4頻率特性模型和模型參數(shù)特點隨著溝長的縮短，短溝窄溝效應凸現(xiàn)，IV公式和閾值電壓公式都需修正，模型的發(fā)展級別特別多，模型也越來越復雜。LEVEL1

–最簡單，適合長溝道器件，均勻摻雜的預分析LEVEL2

–含詳細的器件物理二級模型，但公式復雜，模擬效率低，小尺寸管符合不好。LEVEL3

–經(jīng)驗模型，公式簡單。模擬效率高，精度同LEVEL2。小尺寸管精度不高。BSIM1（BerklyShort-channelIGETModelLEVEL13，28）

–經(jīng)驗模型，記入電參數(shù)對幾何尺寸的依賴性。長溝道管（1um以上的器件）精度高。2023/2/1910.4頻率特性模型和模型參數(shù)特點BSIM2（LEVEL39）

–改進電流公式，L=0.25um以上的器件精度高。

–在幾何尺寸范圍大時，必須分成幾個幾何尺寸范圍，對應幾套模型參數(shù)，每套參數(shù)適用于一個窄范圍。BSIM3（LEVEL47、49）

–基于物理模型，而不是經(jīng)驗公式。

–在保持物理模型的基礎上改進精度和計算效率，適用于不同的尺寸范圍。

–盡可能減少器件模型參數(shù)（BSIM260個，BSIM333個）器件模型、模型參數(shù)是芯片廠家根據(jù)工藝線制備的器件提取生產(chǎn)工藝線不同，器件模型則不同；芯片制造廠不同，器件模型也會不同電路設計用到的器件模型、模型參數(shù)由芯片制造廠提供

2023/2/1102023/2/11110.4頻率特性簡化的小信號等效電路只計入rds2023/2/11210.4頻率特性高頻等效電路忽略寄生參數(shù)rs,rd,rds,和Cds，高頻小信號等效電路2023/2/11310.4頻率特性

MOSFET頻率限制因素限制因素2：柵電容充放電需要的時間截止頻率fT：器件電流增益為1時的頻率限制因素1：溝道載流子的溝道輸運時間溝道渡越時間通常不是主要頻率限制因素2023/2/11410.4頻率特性電流-頻率關系負載電阻輸入電流輸出電流密勒效應：將跨越輸入-輸出端的電容等效到輸入端，C值會擴大（1＋K）倍，K為常數(shù)2023/2/11510.4頻率特性含有密勒電容等效電路輸入電流公式：米勒電容對MOSFET輸入阻抗的影響：使輸入阻抗減小2023/2/11610.4頻率特性截止頻率推導2023/2/11710.4頻率特性提高頻率特性途徑提高遷移率（100方向，工藝優(yōu)質）縮短L減小寄生電容（硅柵基本取代了鋁柵）1810.4

頻率特性

需掌握內容模型的基本概念MOSFET的高低頻等效電路思考：飽和區(qū)VGS變化，溝道電荷的來源？頻率特性的影響因素米勒電容和含CM的等效電路截止頻率的定義、推導和影響因素提高截止頻率的途徑2023/2/1XIDIANUNIVERSITY2023/2/12023/2/11910.5

開關特性

本節(jié)內容CMOS概念CMOS如何實現(xiàn)低功耗，全電平擺幅CMOS的開關過程及影響因素MOSFET的版圖CMOS閂鎖效應MOSFET的噪聲特性2023/2/1XIDIANUNIVERSITY2023/2/12010.5開關特性開關原理MOS開關相當于一個反相器。CMOS反相器CMOS（Complentary互補CMOS）n溝MOSFET與p溝MOSFET互補實現(xiàn)低功耗、全電平擺幅數(shù)字邏輯電路的首選工藝2023/2/12110.5開關特性

什么是CMOS？10.5開關特性CMOS反相器2023/2/122CMOS如何實現(xiàn)低功耗，全電平擺幅？CLT：輸出端對地總電容，包括下一級負載電容、引線電容、

NMOS和PMOS的漏襯PN結電容全電平擺幅：VOH-VOL=VDD-0=VDD靜態(tài)功耗：充放電完成后電路的功耗，近似為零，靜態(tài)時一管導通，另一管截止，不存在直流通路動態(tài)功耗：輸入高低電平轉換過程中的功耗。NMOS傳輸高電平會有VTN的損失。原因？PMOS傳輸?shù)碗娖綍蠽TP的損失。原因？開關時間：輸出相對于輸入的時間延遲，包括導通時間ton和關斷時間toff載流子溝道輸運時間，（本征延遲）輸出端對地電容的充放電時間。（負載延遲）提高開關速度途徑（降低開關時間）：減小溝長L（L<5um,開關速度由負載延遲決定）減小對地總電容：引線電容、NOMSPMOS的DB間PN結電容等寄生電容增加跨導，提高充放電電流。（跨導和I都正比于增益因子）2023/2/12310.5開關特性

開關時間2023/2/12410.5開關特性CMOS實現(xiàn)n溝MOSFETp溝MOSFET場氧：用作管間隔離，因存在場區(qū)寄生晶體管柵氧（用作MOS電容的介質）通常接電路最低電位通常接電路最高電位2023/2/12510.5開關特性

CMOS的工藝類型P阱n阱雙阱10.5開關特性版圖2023/2/126ASIC設計流程：系統(tǒng)設計→邏輯設計→電路設計→版圖設計→制造版圖：相互套合的圖形，用來制備掩膜版，掩膜版用于芯片光刻、擴散等工藝；不同物理層對應不同掩模版同類型的SD區(qū)、柵區(qū)、金屬區(qū)、接觸孔對應四層掩模板。一個MOS器件版圖至少是四層掩模板圖形的套合接觸孔掩模板：淀積金屬前，芯片表面有絕緣物。若使M和S在源漏區(qū)形成歐姆接觸，需利用接觸孔掩模板在源漏區(qū)上方刻蝕掉絕緣物，以使M和S直接接觸。10.5開關特性

MOSFET版圖2023/2/127版圖由電路所要求電特性和工藝要求的設計規(guī)則共同決定。電特性：ID、gm等參數(shù)決定了W/L（設計參數(shù)）。工藝要求的設計規(guī)則：圖形和圖形之間的尺寸要求。防止因掩模圖形的斷裂和碰接而造成電路的開路和短路。2023/2/12810.5開關特性

MOSFET版圖圖形結構設計：主要為長條形，若寬長比較大，則采用梳狀結構，對功率器件還有網(wǎng)格狀結構。2023/2/1XIDIANUNIVERSITY10.5開關特性反相器版圖2023/2/12910.5開關特性CMOS與非門

2023/2/130與非門:全1得0見0得110.5開關特性CMOS或非

2023/2/131或非門:全0得1見1得02023/2/13210.5開關特性

CMOS閂鎖效應p+源區(qū)n阱p型襯底n+源區(qū)Ig：大的電源脈沖干擾或受輻照產(chǎn)生。閂鎖效應（Latchup）：寄生的可控硅結構在外界因素觸發(fā)導通，在電源和地之間形成大電流的通路現(xiàn)象。2023/2/13310.5開關特性

CMOS閂鎖效應SOI（Silicon-On-Insulator，絕緣襯底上的硅）：在頂層硅和背襯底之間引入了一層埋氧化層。通過在絕緣體

上形成半導體薄膜，制作器件。優(yōu)點：可以實現(xiàn)集成電路中元器件的介質隔離，徹底消除了體CMOS

電路中的寄生閂鎖效應。2023/2/13410.5

開關特性需掌握內容CMOS如何實現(xiàn)低功耗，全電平擺幅CMOS的開關過程及影響因素思考：單管MOSFET作傳輸門時輸出VT的損失？CMOS閂鎖效應過程2023/2/1XIDIANUNIVERSITY2023/2/13510.6補充

溫度特性u和溫度關系：柵壓使半導體表面強反型時，u隨溫度上升呈下降趨勢。在－55°～＋150°溫度范圍內，u∝T-1；負溫度系數(shù)VT與溫度關系：VT表達式對T求偏導，主要來源于費米勢隨溫度的變化。N溝：負的；P溝：正的

ID與溫度關系：與（VGS－VT）相關（VGS－VT）較大時，ID隨溫度變化由遷移率溫度系數(shù)決定，為負（VGS－VT）較小時，ID隨溫度變化由－(VT溫度系數(shù))決定，為正MOSFET可通過選擇合適的（VGS－VT），ID溫度系數(shù)可為0。2023/2/13610.6補充噪聲特性

MOSFET的噪聲主要來源：溝道熱噪聲和閃爍噪聲。溝道熱噪聲：溝道載流子的無規(guī)則熱運動造成，通過溝道電阻生成熱噪聲電壓，使溝道電勢分布發(fā)生起伏，致使有效柵壓發(fā)生波動，從而導致漏電流出現(xiàn)漲落。閃爍噪聲：載流子在溝道內漂移時，會對Si和SiO2界面處界面陷阱充放電，從而使漏電流受影響。噪聲電壓與頻率成反比，也叫1/f噪聲。MOS管的所有噪聲都會以等效噪聲電壓反映到輸入端，通過器件跨導以漏電流噪聲形式進入電路。噪聲特性對于小信號放大器等模擬電路設計是至關重要的。2023/2/13710.6

補充器件設計設計內容根據(jù)使用要求確定主要參數(shù)的設計指標根據(jù)設計指標，選擇圖形結構，確定圖形尺寸；根據(jù)設計要求，選擇材料，確定縱向尺寸；在對主要參數(shù)進行初步驗算的基礎上利用器件設計軟件進行仿真，確定器件參數(shù)的具體值。進行流片驗證，根據(jù)測試結果進一步修改驗證。2023/2/1XIDIANUNIVERSITY2023/2/13810.6

補充器件設計MOSFET的主要參數(shù)與器件設計的主要依據(jù)：先匯總主要參數(shù)，分析影響各參數(shù)的主要因素，從而找出器件設計依據(jù)直流參數(shù)：VT,ID,BVDS,BVGS;（Cox,Na,VFB,Qss,W/L,u,L,tox）交流參數(shù)：gms,gd,fT,ROn,各電容。與圖形尺寸有關的參數(shù)（fTIDgmROn），與材料有關的參數(shù)（VT）不同器件對參數(shù)的要求不同（功率器件：耐壓、電流；高頻器件：fT）應先滿足主要參數(shù)的要求，然后再根據(jù)其他參數(shù)進行調整2023/2/1XIDIANUNIVERSITY2023/2/13910.6補充器件設計圖形尺寸設計：（W、L）溝道長度L:上限值可由ft公式求，下限值取決于特征工藝尺寸溝道寬度：溝長確定后，溝寬主要由跨導和電流容量確定。其他圖形尺寸：源漏接觸孔尺寸和漏電流容量、設計規(guī)則（最大電流密度）密切相關。圖形結構設計：主要為長條形，若寬長比較大，則采用梳狀結構，對功率器件還有網(wǎng)格狀結構。2023/2/1XIDIANUNIVERSITY2023/2/14010.6

補充器件設計縱向尺寸設計：（tox，Xj）（1）柵氧化層厚度（tox）影響器件柵對半導體表面狀態(tài)的控制靈敏度。特性參數(shù)大都與tox相關。滿足質量要求的前提下，越薄越好。（2）源漏結深（Xj）：深度、濃度影響源漏串聯(lián)電阻的大小。長溝器件：Xj大好，RSRD小；短溝器件，要求L>>Xj:很好的保持長溝特性。要求濃度高，形成良好的歐姆接觸，減小RSRD。2023/2/14110.6

補充器件設計材料的選擇：（1）襯底材料：摻雜濃度：VT、gm、耐壓與NB相關，VT與NB關系最密切。若選用離子注入調整VT技術，NB的濃度可適當減小，可減小寄生電容，增加耐壓。襯底晶向：盡量采用（100）晶向表面態(tài)密度小，載流子遷移率較高。（2）柵材料：硅柵優(yōu)于鋁柵（面積、寄生電容），但隨著絕緣層高K介質的使用，需要選擇某些稀有金屬（Ni，Co，Ti等）作柵。柵絕緣層材料：最成熟的SiO2，45nm工藝后采用的高K介質HfO2.10.7

小結MOSFET的幾個簡單公式：2023/2/142薩氏方程：MOSFT電流電壓特性的經(jīng)典描述。MOSFET是一種表面性器件，工作電流延表面橫向流動，所以器件特性強烈依賴于溝道表面尺寸W、L。L越小，截止頻率和跨導越大，集成度越高。FET僅多子參與導電，無少子存貯、擴散、復合效應（雙極里講過），開關速度高，適于高頻高速工作MOSFET的柵源間有絕緣介質，所以為電容性高輸入阻抗，可用來存儲信息。（存儲電路，mosfet）Sb,db處于反偏（至少0偏），同一襯底上的多MOSFET可實現(xiàn)自隔離效果。硅柵基本取代了鋁柵，可實現(xiàn)自對準，減小器件尺寸，提高集成度。2023/2/14310.7

小結1MOSFET可以分為n溝道、p溝道，增強型、耗盡型。對于不同類型的MOSFET，柵源電壓、漏源電壓、閾值電壓的極性不同。特性曲線和特性函數(shù)是描述MOSFET電流-電壓特性的主要方式。跨導和截止頻率是表征MOSFET性質的兩個最重要的參數(shù)。根據(jù)MOSFET的轉移特性（ID-VGS），可分為導通區(qū)和截止區(qū)；根據(jù)MOSFET的輸出特性（ID-VDS），可分為線性區(qū)、非飽和區(qū)和飽和區(qū)。影響MOSFET頻率特性的因素有柵電容充放電時間和載流子溝道渡越時間，通常前者是決定MOSFET截止頻率的主要限制因素。CMOS技術使n溝MOSFET和p溝MOSFET的優(yōu)勢互補，但可能存在閂鎖等不良效應。2023/2/144

11.7

小結