GB/T 14030-1992半導(dǎo)體集成電路時(shí)基電路測(cè)試方法的基本原理

UDC621.382：681.11L55中華人民共和國(guó)國(guó)家標(biāo)準(zhǔn)GB/T14030－92半導(dǎo)體集成電路時(shí)基電路測(cè)試方法的基本原理Generalprinciplesofmeasuringmethodsoftimercircuitsforsemiconductorintegratedcircuits1992-12-18發(fā)布1993-08-01實(shí)施國(guó)家技術(shù)監(jiān)督局發(fā)布

中華人民共和國(guó)國(guó)家標(biāo)準(zhǔn)半導(dǎo)體集成電路時(shí)基電路測(cè)試方法的基本原理GB/T14030-92Generalprinciplesofmeasuringmethodsoftimercircuitsforsemiconductorintegratedcircuits本標(biāo)準(zhǔn)規(guī)定了半導(dǎo)體集成電路時(shí)基電路(以下簡(jiǎn)稱(chēng)器件或時(shí)基電路)電參數(shù)測(cè)試方法的基本原理時(shí)基電路與CMOS電路相同的靜態(tài)參數(shù)和動(dòng)態(tài)參數(shù)測(cè)試可參照GB3834《半導(dǎo)體集成電路CMOS電路測(cè)試方法的基本原理》。總的要求若無(wú)特殊說(shuō)明，測(cè)試期間，環(huán)境或參考點(diǎn)溫度偏離規(guī)定值的范圍應(yīng)符合器件詳細(xì)規(guī)范的規(guī)定12測(cè)試期間，施于被測(cè)器件的電參量應(yīng)符合器件詳細(xì)規(guī)范的規(guī)定。1.3測(cè)試期間，應(yīng)避免外界干擾對(duì)測(cè)試精度的影響。測(cè)試設(shè)備引起的測(cè)試誤差應(yīng)符合器件詳細(xì)規(guī)范的規(guī)定。1.4被測(cè)器件與測(cè)試系統(tǒng)連接或斷開(kāi)時(shí)，不應(yīng)超過(guò)器件的使用極限條件。1.5若有要求時(shí)，應(yīng)按器件詳細(xì)規(guī)范規(guī)定的順序接通電源，1.6測(cè)試期間，被測(cè)器件應(yīng)連接器件詳細(xì)規(guī)范規(guī)定的外圍電路和補(bǔ)償網(wǎng)絡(luò)。17若電參數(shù)值是由幾步測(cè)試的結(jié)果經(jīng)計(jì)算而確定時(shí)，這些測(cè)試的時(shí)間間隔應(yīng)盡可能短。1.8本標(biāo)準(zhǔn)的參數(shù)定義按如下規(guī)定的真值表給出，如被測(cè)器件與本規(guī)定不符合時(shí)，可對(duì)測(cè)試電路進(jìn)行相應(yīng)的調(diào)整。復(fù)位路引出端名稱(chēng)閔值端觸發(fā)端輸出端引出端符號(hào)RESTHTROUT規(guī)范+HH表中：L為低電平,H為高電平,X為任意電平。2參數(shù)測(cè)試2.1復(fù)位電壓Va2.1.1目的在器件輸出電壓為低電平時(shí),測(cè)試復(fù)位端施加的臨界輸入電壓2.1.2測(cè)試原理