第四章 場效應(yīng)管放大電路

第4章場效應(yīng)管放大電路場效應(yīng)管的分類；結(jié)型場效應(yīng)管（JFET）和金屬－氧化物－半導(dǎo)體場效應(yīng)管（MOSFET）的結(jié)構(gòu)、工作原理、輸出特性曲線和轉(zhuǎn)移特性曲線，以及各參數(shù)；場效應(yīng)管放大電路的結(jié)構(gòu)及分析方法；場效應(yīng)管的特點（主要與BJT相比較而言）本章主要內(nèi)容第4章場效應(yīng)管放大電路場效應(yīng)管【FET——FieldEffectTransistor】雙極型三極管場效應(yīng)管BJTFET電流控制的元件(iB→iC)電壓控制的元件(vGS→iD)兩種載流子（電子和空穴）同時參與導(dǎo)電——故稱雙極型三極管只有一種載流子（多子電子）參與導(dǎo)電——故也稱單極型三極管對照兩種形式的三極管：功耗低集成度高（單位面積上容納的門電路數(shù)量遠大于雙極型三極管）輸入阻抗大（107～1012）熱穩(wěn)定性好（與環(huán)境溫度關(guān)系不大）抗干擾能力強缺點：速度低。FET的特點：體積小，重量輕，價格低，壽命長；FET的分類：根據(jù)結(jié)構(gòu)不同，可分為：結(jié)型場效應(yīng)管（JFET——JunctiontypeFieldEffectTransistor）金屬－氧化物－半導(dǎo)體場效應(yīng)管（MOSFET——MetalOxide-SemiconductortypeFieldEffectTransistor）N溝道P溝道P溝道N溝道N溝道P溝道增強型耗盡型目錄4.1結(jié)型場效應(yīng)管4.3金屬－氧化物－半導(dǎo)體場效應(yīng)管4.4場效應(yīng)管放大電路4.5

各種放大器件電路性能比較返回4.2砷化鎵金屬－半導(dǎo)體場效應(yīng)管4.1結(jié)型場效應(yīng)管(JFET)返回一.結(jié)構(gòu)N溝道結(jié)型場效應(yīng)管符號：柵極【Gate】漏極【Drain】源極【Source】NP+P+【參見教材P156圖4.1.1】P溝道結(jié)型場效應(yīng)管符號：箭頭：P→N柵極【Gate】漏極【Drain】源極【Source】PN+N+【參見教材P157圖4.1.2】以N溝道JFET為例：二.工作原理柵極漏極源極NP+P+------------------------++++++++++++++++++++++++耗盡層P+區(qū)N區(qū)---------+++++++++P+區(qū)內(nèi)側(cè)與P+區(qū)和N溝道交界側(cè)PN結(jié)形成比較：兩側(cè)正負(fù)離子數(shù)目應(yīng)相等可見P+區(qū)內(nèi)側(cè)耗盡層非常窄，故分析時各教材往往都不畫出這部分PN結(jié)。當(dāng)N溝道JFET工作時，需：vGSvDS+-dgs在柵極和源極間加一個負(fù)電壓(vGS<0),使柵極與N溝道間的PN結(jié)反偏，則場效應(yīng)管呈現(xiàn)出很高的輸入電阻，Ri可達107Ω以上vGSvDS+-dgs當(dāng)N溝道JFET工作時，需：+-在漏極和源極間加一個正電壓(vDS>0),使N溝道中電子在電場作用下由源極向漏極運動，形成電流iD。iD的大小受vGS控制iD柵源電壓vGS對電流iD的控制作用分析工作原理：實際上就是分析vGS對iD的控制作用和vDS對iD的影響。這里要討論的關(guān)系是：在柵源間加負(fù)電壓vGS，為便于討論，先令vDS=0①當(dāng)vGS=0時，為平衡PN結(jié)，導(dǎo)電溝道最寬。在柵源間加負(fù)電壓vGS，為便于討論，先令vDS=0①當(dāng)vGS=0時，為平衡PN結(jié)，導(dǎo)電溝道最寬。②當(dāng)│vGS│↑時，PN結(jié)反偏，耗盡層變寬，導(dǎo)電溝道變窄，溝道電阻增大。對于N溝道JFET，VP<0在柵源間加負(fù)電壓vGS，為便于討論，先令vDS=0①當(dāng)vGS=0時，為平衡PN結(jié)，導(dǎo)電溝道最寬。②當(dāng)│vGS│↑時，PN結(jié)反偏，耗盡層變寬，導(dǎo)電溝道變窄，溝道電阻增大。③當(dāng)│vGS│↑到一定值時，溝道會完全合攏。夾斷電壓VP——使導(dǎo)電溝道完全合攏（消失）所需要的柵源電壓vGS。

注意可以歸納，vDS＝0時vGS對導(dǎo)電溝道的控制作用：(a)vGS=0(b)vGS<0(c)vGS=VP此時，vGS變化雖然導(dǎo)電溝道隨之變化，但漏極電流iD總是等于0。若vDS為一固定正值，則

iD將受vGS的控制，

│vGS│↑時，溝道電阻↑，iD↓。vDSvDS對iD的影響這里要討論的關(guān)系是：

在漏源間加電壓vDS，為便于討論，先令vGS=0由于vGS=0，所以導(dǎo)電溝道最寬。

①當(dāng)vDS=0時，iD=0。在漏源間加電壓vDS，為便于討論，先令vGS=0由于vGS=0，所以導(dǎo)電溝道最寬。

①當(dāng)vDS=0時，iD=0。②vDS↑→iD↑→靠近漏極處的耗盡層加寬，溝道變窄，呈楔形分布在漏源間加電壓vDS，為便于討論，先令vGS=0由于vGS=0，所以導(dǎo)電溝道最寬。

①當(dāng)vDS=0時，iD=0。②vDS↑→iD↑→靠近漏極處的耗盡層加寬，溝道變窄，呈楔形分布③當(dāng)vDS↑，使vGD=vGS-vDS=-vDS=VP時，在靠漏極A點處夾斷——預(yù)夾斷。A此時iD達到了飽和漏電流IDSS表示柵源極間短路當(dāng)vGS為一固定常數(shù)時，VP=vGD=vGS-vDS在漏源間加電壓vDS，為便于討論，先令vGS=0由于vGS=0，所以導(dǎo)電溝道最寬。

①當(dāng)vDS=0時，iD=0。②vDS↑→iD↑→靠近漏極處的耗盡層加寬，溝道變窄，呈楔形分布③當(dāng)vDS↑，使vGD=vGS-vDS=-vDS=VP時，在靠漏極A點處夾斷——預(yù)夾斷。④vDS再↑，預(yù)夾斷點下移預(yù)夾斷前，

vDS↑→iD↑預(yù)夾斷后，

vDS↑→iD幾乎不變Why？總結(jié)工作情況①ID受輸入電壓vGS的控制，其iG≈0，輸入電阻很大；②其導(dǎo)電特性是由多子決定的，故其熱噪聲很小，受環(huán)境溫度影響很?。虎跧D受漏源電壓vDS的影響vDS很小時(即預(yù)夾斷前)，ID與vDS成正比，呈純阻性預(yù)夾斷時，當(dāng)vDS到一定程度，ID=IDSS(最大飽和電流)vDS繼續(xù)增加，ID不變vDS再增加，當(dāng)vDS＝V(BR)DS時擊穿，

ID↑↑(a)vGS=0,vDS=0時iD=0(b)vGS=0,vDS<│VP│時iD迅速增大(c)vGS=0,vDS=│VP│時iD趨于飽和iD飽和(d)vGS=0,vDS>│VP│時圖示：改變vDS時JFET導(dǎo)電溝道的變化綜上分析可知：（a）

JFET溝道中只有一種類型的多數(shù)載流子參與導(dǎo)電，所以場效應(yīng)管也稱為單極型三極管；

（b）

JFET柵極與溝道間的PN結(jié)是反向偏置的，因此輸入電阻很高；

（c）

JFET是電壓控制電流器件，iD受vGS控制；

（d）預(yù)夾斷前iD與vDS呈近似線性關(guān)系；預(yù)夾斷后，iD趨于飽和。uGS=0VuGS=-1V三.JFET的特性曲線及參數(shù)輸出特性曲線恒流區(qū)的特點：△iD

/△vGS=gm≈常數(shù)

即：△iD=gm△vGS

（放大原理）①可變電阻區(qū)（預(yù)夾斷前）

②恒流區(qū)或飽和區(qū)（預(yù)夾斷后），也稱線性放大區(qū)③夾斷區(qū)（截止區(qū)）④擊穿區(qū)可變電阻區(qū)恒流區(qū)截止區(qū)擊穿區(qū)分四個區(qū)：轉(zhuǎn)移特性曲線可根據(jù)輸出特性曲線作出轉(zhuǎn)移特性曲線。例：作uDS=10V的一條轉(zhuǎn)移特性曲線AABBCCDD通過實驗可以得到iD的經(jīng)驗公式：VP只要給出IDSS和VP就可以把轉(zhuǎn)移特性中的其他點近似計算出來。場效應(yīng)管的主要參數(shù)【翻看教材P162】（1）夾斷電壓VP（2）飽和漏電流IDSS（3）低頻互導(dǎo)（跨導(dǎo)）gm其余請同學(xué)們自己看！4.3金屬－氧化物－半導(dǎo)體場效應(yīng)管返回MOSFETP溝道N溝道N溝道P溝道增強型耗盡型分類：所謂“增強型”：指vGS=0時，沒有導(dǎo)電溝道，即iD=0，而必須依靠柵源電壓vGS的作用，才形成感生溝道的FET，稱為增強型FET。所謂“耗盡型”：指vGS=0時，也會存在導(dǎo)電溝道，iD≠0的FET，稱為耗盡型FET?！緟⒁娊滩腜169圖4.3.1】符號：一.N溝道增強型MOSFET結(jié)構(gòu)SiO2絕緣層鋁電極半導(dǎo)體工作原理①柵源電壓vGS的控制作用當(dāng)vGS=0V時：N+PN+sdB任意極性sdBiD=0當(dāng)vGS＞0V時→認(rèn)為金屬極板（鋁）與P型襯底間構(gòu)成一個平板電容現(xiàn)假設(shè)vDS=0V，在s、g間加一電壓vGS＞0V+-→形成由柵極指向P型襯底的縱向電場→將靠近柵極下方的空穴向下排斥→形成耗盡層?，F(xiàn)假設(shè)vDS=0V，在s、g間加一電壓vGS＞0V當(dāng)vGS增大時→耗盡層增寬，并且該大電場會把襯底的自由電子吸引到耗盡層與絕緣層之間，形成一N型薄層，構(gòu)成漏-源之間的導(dǎo)電溝道，稱為反型層（也稱感生溝道）。vGS↑→反型層越厚→溝道電阻↓→兩個N+區(qū)被感生溝道連在一起∵vDS=0

∴iD≡0剛剛產(chǎn)生溝道所需的柵源電壓vGS，用VT表示

。vGS越大，反型層越寬，導(dǎo)電溝道電阻越小。N溝道增強型MOS管的基本特性：

vGS＜VT，管子截止，vGS＞VT，管子導(dǎo)通。vGS越大，溝道越寬，在漏源電壓vDS＝0時，漏極電流ID始終為0。關(guān)于“開啟電壓”的定義②漏源電壓vDS對漏極電流id的控制作用假設(shè)vGS＞VT且為一固定值時，并在漏－源之間加上正電壓vDS:(b)外加vDS較小時vDS<vGS-VT，即vGD=vGS-vDS>VT(a)vDS=0時，iD=0②漏源電壓vDS對漏極電流id的控制作用假設(shè)vGS＞VT且為一固定值時，并在漏－源之間加上正電壓vDS:vDS↑→id↑；同時溝道靠漏區(qū)變窄(b)外加vDS較小時vDS<vGS-VT，即vGD=vGS-vDS>VT(a)vDS=0時，iD=0②漏源電壓vDS對漏極電流id的控制作用（c）當(dāng)vDS增加到使vGD=VT時，溝道靠漏區(qū)夾斷，稱為預(yù)夾斷。②漏源電壓vDS對漏極電流id的控制作用（c）當(dāng)vDS增加到使vGD=VT時，溝道靠漏區(qū)夾斷，稱為預(yù)夾斷。（d）vDS再增加，預(yù)夾斷區(qū)加長，vDS增加的部分基本降落在隨之加長的夾斷溝道上，id基本不變?？偨Y(jié)N溝道增強型MOSFET的工作原理：②轉(zhuǎn)移特性①輸出特性VT夾斷區(qū)2VT特性曲線ID0為當(dāng)vGS=2VT時的iD值二.N溝道耗盡型MOSFET

在柵極下方的SiO2層中摻入了大量的金屬正離子。所以當(dāng)vGS=0時，這些正離子已經(jīng)感應(yīng)出反型層，形成了溝道。符號當(dāng)vGS=0時，就有溝道，加入vDS，就有iD。當(dāng)vGS＞0時，溝道增寬，iD進一步增加。當(dāng)vGS＜0時，溝道變窄，iD減小。

夾斷電壓（VP）——溝道剛剛消失所需的柵源電壓vGS。特點：三.各種FET的特性比較及使用注意事項各種FET的特性比較【參看教材P173表4.3.1】FET使用注意事項【參看教材P176】以上兩部分內(nèi)容請同學(xué)們課后自己認(rèn)真看書！各種場效應(yīng)管的符號及特性N溝道JFET(耗盡型)P溝道JFET(耗盡型)符號轉(zhuǎn)移特性輸出特性N溝道MOSFET(增強型)各種場效應(yīng)管的符號及特性N溝道MOSFET(耗盡型)P溝道MOSFET(增強型)符號轉(zhuǎn)移特性輸出特性P溝道MOSFET(耗盡型)vivo【參見教材P177圖4.4.1(a)】4.4場效應(yīng)管放大電路返回一.FET的直流偏置電路及靜態(tài)分析自偏壓電路ID

由來：源極電阻在vGS=0時，耗盡型FET也會有漏源電流流過電阻R，而柵極是經(jīng)電阻Rg接地，所以在靜態(tài)時VGS=-IDR自身可提供一個電壓，稱 為自偏壓。源極旁路電容 該電路只適用于耗盡型FET，對于增強型FET不能適用！注意啦vivoID

計算Q點：即求出VGS

、ID

、VDS已知VP，由VGS=-IDR可解出Q點的VGS

、IDVDS

=VDD-ID(Rd+R)再求：聯(lián)立求解分壓式自偏壓電路由來：漏極電源VDD經(jīng)分壓電阻Rg1和Rg2分壓后，通過Rg3供給柵極電壓Vg，則vivoVg2MΩ47MΩ10MΩ2kΩ30kΩ4.7μF0.01μFiDVSAIg3【參見教材P177圖4.4.1(b)】思考：為何Vg與Rg3無關(guān)？∵Rg3＝10MΩ≈∞又∵Rg1<<Rg2，則VA<<VDD∴Ig3≈0，可認(rèn)為在Rg3上沒有壓降，故Vg≈VA可解出Q點的VGS

、ID

已知VP，將有VDS

=VDD-ID(Rd+R)再求：計算Q點：即求出VGS

、ID

、VDSvivoVg2MΩ47MΩ10MΩ2kΩ30kΩ4.7μF0.01μFiDVSAIg3【參見教材P177圖4.4.1(b)】聯(lián)立 該電路產(chǎn)生的柵源電壓可正可負(fù)可為0，所以適用于所有的場效應(yīng)管電路！注意啦二.FET的小信號模型分析法FET的低頻小信號模型【參見教材P179圖4.4.2】＋-vGSiD＋-vDSJFET低頻小信號等效模型簡化后的實用模型應(yīng)用小信號模型法分析FET放大電路（1）共源放大電路【參見教材P180圖4.4.3(a)】①畫出共源放大電路的交流小信號等效電路②求電壓放大倍數(shù)③求輸入電阻④求輸出電阻則動態(tài)分析：【步驟與BJT放大電路相同】②電壓放大倍數(shù)③輸入電阻①畫小信號等效電路（2）共漏放