第六章時(shí)序邏輯電路修改

第六章時(shí)序邏輯電路6.1概述一、時(shí)序邏輯電路的特點(diǎn)功能上：任一時(shí)刻的輸出不僅取決于該時(shí)刻的輸入，還與電路原來(lái)的狀態(tài)有關(guān)。例：串行加法器，兩個(gè)多位數(shù)從低位到高位逐位相加

6.1概述一、時(shí)序邏輯電路的特點(diǎn)功能上：任一時(shí)刻的輸出不僅取決于該時(shí)刻的輸入，還與電路原來(lái)的狀態(tài)有關(guān)。例：串行加法器，兩個(gè)多位數(shù)從低位到高位逐位相加

2.電路結(jié)構(gòu)上

①包含存儲(chǔ)電路和組合電路 ②存儲(chǔ)器狀態(tài)和輸入變量共同決定輸出二、時(shí)序電路的一般結(jié)構(gòu)形式與功能描述方法可以用三個(gè)方程組來(lái)描述：三、時(shí)序電路的分類1.同步時(shí)序電路與異步時(shí)序電路同步：存儲(chǔ)電路中所有觸發(fā)器的時(shí)鐘使用統(tǒng)一的clk,狀態(tài)變化發(fā)生在同一時(shí)刻異步：沒(méi)有統(tǒng)一的clk,觸發(fā)器狀態(tài)的變化有先有后2.Mealy型和Moore型Mealy型：Moore型：6.2時(shí)序電路的分析方法6.2.1同步時(shí)序電路的分析方法分析：找出給定時(shí)序電路的邏輯功能 即找出在輸入和CLK作用下，電路的次態(tài)和輸出。一般步驟：①?gòu)慕o定電路寫出存儲(chǔ)電路中每個(gè)觸發(fā)器的驅(qū)動(dòng)方程（輸入的邏輯式），得到整個(gè)電路的驅(qū)動(dòng)方程。②將驅(qū)動(dòng)方程代入觸發(fā)器的特性方程，得到狀態(tài)方程。③從給定電路寫出輸出方程。例：6.2.2時(shí)序電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、狀態(tài)機(jī)流程圖和時(shí)序圖一、狀態(tài)轉(zhuǎn)換表0000010001010001001100111000100101010111001100001111000100000100102010030110410005101061101700000111110000二、狀態(tài)轉(zhuǎn)換圖四、時(shí)序圖例：（4）列狀態(tài)轉(zhuǎn)換表：（5）狀態(tài)轉(zhuǎn)換圖00011011001/010/011/000/1111/100/001/010/0*6.2.3異步時(shí)序邏輯電路的分析方法各觸發(fā)器的時(shí)鐘不同時(shí)發(fā)生例：TTL電路6.3若干常用的時(shí)序邏輯電路6.3.1寄存器和移位寄存器一、寄存器①用于寄存一組二值代碼，N位寄存器由N個(gè)觸發(fā)器組成，可存放一組N位二值代碼。②只要求其中每個(gè)觸發(fā)器可置1，置0。例1：例：用維-阻觸發(fā)器結(jié)構(gòu)的74HC175二、移位寄存器（代碼在寄存器中左/右移動(dòng)）具有存儲(chǔ)+移位功能器件實(shí)例：74LS194A，左/右移，并行輸入，保持，異步置零等功能R’DS1S0工作狀態(tài)0XX置零100保持101右移110左移111并行輸入

擴(kuò)展應(yīng)用（4位8位）6.3.2計(jì)數(shù)器用于計(jì)數(shù)、分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖等分類：按時(shí)鐘分，同步、異步 按計(jì)數(shù)過(guò)程中數(shù)字增減分，加、減和可逆 按計(jì)數(shù)器中的數(shù)字編碼分，二進(jìn)制、二-十進(jìn)制和 循環(huán)碼…

按計(jì)數(shù)容量分，十進(jìn)制，六十進(jìn)制…一、同步計(jì)數(shù)器同步二進(jìn)制計(jì)數(shù)器①同步二進(jìn)制加法計(jì)數(shù)器原理：根據(jù)二進(jìn)制加法運(yùn)算規(guī)則可知：在多位二進(jìn)制數(shù)末位加1，若第i位以下皆為1時(shí)，則第i位應(yīng)翻轉(zhuǎn)。由此得出規(guī)律，若用T觸發(fā)器構(gòu)成計(jì)數(shù)器，則第i位觸發(fā)器輸入端Ti的邏輯式應(yīng)為：器件實(shí)例：74161工作狀態(tài)X0XXX置0（異步）10XX預(yù)置數(shù)（同步）X1101保持（包括C）X11X0保持（C=0）1111計(jì)數(shù)2.同步十進(jìn)制計(jì)數(shù)器①加法計(jì)數(shù)器

基本原理：在四位二進(jìn)制計(jì)數(shù)器基礎(chǔ)上修改，當(dāng)計(jì)到1001時(shí)，則下一個(gè)CLK電路狀態(tài)回到0000。能自啟動(dòng)器件實(shí)例：74160工作狀態(tài)X0XXX置0（異步）10XX預(yù)置數(shù)（同步）X1101保持（包括C）X11X0保持（C=0）1111計(jì)數(shù)三、任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法

用已有的N進(jìn)制芯片，組成M進(jìn)制計(jì)數(shù)器，是常用的方法。N進(jìn)制M進(jìn)制1.N>M原理：計(jì)數(shù)循環(huán)過(guò)程中設(shè)法跳過(guò)N－M個(gè)狀態(tài)。具體方法：置零法置數(shù)法例：將十進(jìn)制的74160接成六進(jìn)制計(jì)數(shù)器異步置零法工作狀態(tài)X0XXX置0（異步）10XX預(yù)置數(shù)（同步）X1101保持（包括C）X11X0保持（C=0）1111計(jì)數(shù)例：將十進(jìn)制的74160接成六進(jìn)制計(jì)數(shù)器異步置零法置數(shù)法

(a)置入0000

(b)置入10012.N<M①M(fèi)=N1×N2先用前面的方法分別接成N1和N2兩個(gè)計(jì)數(shù)器。N1和N2間的連接有兩種方式：a.并行進(jìn)位方式：用同一個(gè)CLK，低位片的進(jìn)位輸出作為高位片的計(jì)數(shù)控制信號(hào)（如74160的EP和ET）b.串行進(jìn)位方式：低位片的進(jìn)位輸出作為高位片的CLK，兩片始終同時(shí)處于計(jì)數(shù)狀態(tài)例：用74160接成一百進(jìn)制

工作狀態(tài)X0XXX置0（異步）10XX預(yù)置數(shù)（同步）X1101保持（包括C）X11X0保持（C=0）1111計(jì)數(shù)例：用兩片74160接成一百進(jìn)制計(jì)數(shù)器并行進(jìn)位法串行進(jìn)位法②M不可分解采用整體置零和整體置數(shù)法：先用兩片接成M’>M的計(jì)數(shù)器然后再采用置零或置數(shù)的方法例：用74160接成二十九進(jìn)制

工作狀態(tài)X0XXX置0（異步）10XX預(yù)置數(shù)（同步）X1101保持（包括C）X11X0保持（C=0）1111計(jì)數(shù)例：用74160接成二十九進(jìn)制整體置零（異步）整體置數(shù)（同步）6.4時(shí)序邏輯電路的設(shè)計(jì)方法6.4.1同步時(shí)序邏輯電路的設(shè)計(jì)方法設(shè)計(jì)的一般步驟一、邏輯抽象，求出狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表1.確定輸入/輸出變量、電路狀態(tài)數(shù)。2.定義輸入/輸出邏輯狀態(tài)以及每個(gè)電路狀態(tài)的含意，并對(duì)電路狀態(tài)進(jìn)行編號(hào)。3.按設(shè)計(jì)要求列出狀態(tài)轉(zhuǎn)換表，或畫出狀態(tài)轉(zhuǎn)換圖。二、狀態(tài)化簡(jiǎn)若兩個(gè)狀態(tài)在相同的輸入下有相同的輸出，并轉(zhuǎn)換到同一個(gè)次態(tài)，則稱為等價(jià)狀態(tài)；等價(jià)狀態(tài)可以合并。三、狀態(tài)分配（編碼）1.確定觸發(fā)器數(shù)目。2.給每個(gè)狀態(tài)規(guī)定一個(gè)代碼。（通常編碼的取法、排列順序都依照一定的規(guī)律）四、選定觸發(fā)器類型求出狀態(tài)方程，驅(qū)動(dòng)方程，輸出方程。五、畫出邏輯圖六、檢查自啟動(dòng)例：設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測(cè)器，要求在連續(xù)輸入三個(gè)或三個(gè)以上“1”時(shí)輸出為1，其余情況下輸出為0。一、抽象、畫出狀態(tài)轉(zhuǎn)換圖二、狀態(tài)化簡(jiǎn)用X（1位）表示