半導(dǎo)體概論-中文_第1頁
半導(dǎo)體概論-中文_第2頁
半導(dǎo)體概論-中文_第3頁
半導(dǎo)體概論-中文_第4頁
半導(dǎo)體概論-中文_第5頁
已閱讀5頁,還剩67頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

半導(dǎo)體概論何謂半導(dǎo)體

?半導(dǎo)體?在常溫下,導(dǎo)電實(shí)力介于導(dǎo)體和不導(dǎo)體之間的物質(zhì).

良導(dǎo)體

:電性能和熱性能好的物體。

不導(dǎo)體

:完全不能導(dǎo)電和傳熱的物體。(絕緣體)SEMI+CONDUCTOR導(dǎo)體半2/39

何謂半導(dǎo)體

?

半導(dǎo)體

(Semi-Conductor)-原本不通電,但在一些

(?)條件下具有導(dǎo)體特性的物質(zhì)

(一些條件

-光,熱,摻雜物

(Dopant))

導(dǎo)體絕緣體半導(dǎo)體導(dǎo)電性能好導(dǎo)電率很大具有導(dǎo)體和絕緣體的優(yōu)點(diǎn)比電阻約為(

電阻率)為導(dǎo)體和絕緣體的中間值半導(dǎo)體特點(diǎn)-通常溫度上升時(shí)導(dǎo)體的阻抗增加,但半導(dǎo)體反而減小。-依據(jù)摻雜于半導(dǎo)體中摻雜物的量可調(diào)整阻抗。-也可起把溝通電轉(zhuǎn)換為直流電的整流作用。-若半導(dǎo)體受到光,則阻抗減小或者可以產(chǎn)生電流。-大部分為晶體,但也有無定形的(Amorphous).導(dǎo)電性能差導(dǎo)電率幾乎為Zero3/39半導(dǎo)體的發(fā)展半導(dǎo)體的發(fā)展真空管晶體管集成電路(IC)4/39半導(dǎo)體的應(yīng)用領(lǐng)域

依據(jù)半導(dǎo)體的運(yùn)用領(lǐng)域分類

家庭

TV,洗衣機(jī),冷藏庫,計(jì)算機(jī),微波爐,自動(dòng)照相機(jī).電子鑰匙,空調(diào),lighter的電壓倍頻電路,自動(dòng)自手縫紉機(jī)等用于生活便利化,電力消耗的節(jié)減,智能化

工廠

產(chǎn)業(yè)用機(jī)器人,自動(dòng)限制裝置,自動(dòng)測(cè)定裝置

醫(yī)院

人工心臟,計(jì)算機(jī)斷層攝影,X縣攝影裝置,體液分析裝置

汽車,飛機(jī)等

引擎限制器,速度計(jì),燃料報(bào)警裝置,自動(dòng)導(dǎo)航裝置,燈光限制,汽車雨刷

廣播局

麥克風(fēng),送信裝置,收信裝置,各種播放裝置

其他

自動(dòng)檢票,電子付費(fèi)機(jī),雷達(dá),電梯,導(dǎo)彈,計(jì)算機(jī),電子表,自動(dòng)檢測(cè)儀,

家電用

TV,洗衣機(jī),微波爐,空調(diào),自動(dòng)照相機(jī)

汽車

引擎限制,燈光限制,汽車雨刷

玩具

游戲機(jī),照相機(jī)

住宅器械

自動(dòng)門,自動(dòng)照明,電子鑰匙,防犯防火裝置

自動(dòng)儀器

自動(dòng)販賣機(jī),自動(dòng)車床,產(chǎn)業(yè)用機(jī)器人,自動(dòng)制造儀

測(cè)定儀

自動(dòng)測(cè)定裝置,數(shù)據(jù)記錄裝置

5/39數(shù)碼產(chǎn)品游戲機(jī)移動(dòng)通訊產(chǎn)品計(jì)算機(jī)半導(dǎo)體的應(yīng)用

辦公器械

臺(tái)式及便攜式計(jì)算器,金錢記錄儀

郵局,銀行終端裝置,現(xiàn)金撥款機(jī),電子付費(fèi)機(jī)

限制器械

交通限制,自動(dòng)檢票,電梯,船舶方向的調(diào)整,自動(dòng)導(dǎo)航裝置

醫(yī)療器械

患者監(jiān)視器,人工心臟,X線照明裝置

防衛(wèi)產(chǎn)業(yè)用

坦克,導(dǎo)彈,雷達(dá),飛機(jī),大炮,通訊

信息處理器械

傳送裝置,CRT終端,打印機(jī),電子計(jì)算器

農(nóng)業(yè)器械人工栽培,人工飼育,自動(dòng)檢測(cè)儀器

利用半導(dǎo)體性質(zhì)的領(lǐng)域

阻抗隨溫度變更的性質(zhì)

冰箱,微波爐,空調(diào),自動(dòng)供暖引擎限制,防火裝置,防犯裝置,植物自動(dòng)栽培,自動(dòng)門等

阻抗隨光線亮度變更的性質(zhì)

自動(dòng)照明,內(nèi)窺鏡,自動(dòng)運(yùn)用裝置等

阻抗隨壓力變更的性質(zhì)校內(nèi)廣播,電話,音響器械等6/39SERVERDESKTOWER,NOTEBOOKNETWORKSOFTWARE半導(dǎo)體產(chǎn)業(yè)特點(diǎn)尖端核心零部件產(chǎn)業(yè)–裝備/設(shè)備Timing產(chǎn)業(yè)–難以預(yù)料市場(chǎng)變更高增值,高成長(zhǎng)產(chǎn)業(yè)高Risk產(chǎn)業(yè)–初期投資規(guī)模大(數(shù)千億~數(shù)兆元)代表性技術(shù)集中型產(chǎn)業(yè)(尖端人才)7/39半導(dǎo)體產(chǎn)業(yè)的分類分類特點(diǎn)主要企業(yè)綜合半導(dǎo)體

設(shè)計(jì),

加工,

組裝,

行銷

需要大規(guī)模

R&D及設(shè)備投資因特爾,三星,Hynix,Micron.NEC專業(yè)組裝專門組裝加工的wafer/封裝需要積累下來的經(jīng)驗(yàn)并確??蛻鬉TK,ChipPAC

,東部,ASE鑄造廠專門加工wafer及制造芯片

初期設(shè)備規(guī)模大,生產(chǎn)規(guī)模適當(dāng)TSMC,UMC,東部專業(yè)設(shè)計(jì)無生產(chǎn)設(shè)備,

專門設(shè)計(jì)需要人才

及設(shè)計(jì)技術(shù)力量Qualcomm

,Altera

,

Xilinx

依據(jù)半導(dǎo)體制造形態(tài)的分類8/39HSSL產(chǎn)品的種類MemoryDRAMSRAMFLASHSystemICLCDDriverICMicroControllerUnitCMOSImageSensorLogicDevices揮發(fā)性Memory制品(運(yùn)用于ComputerMemory等處)EDO,SDR,DDR,DDR2,GraphicDRAM揮發(fā)性Memory制品(運(yùn)用于手機(jī)等處)PseudoSRAM,SlowSRAM非揮發(fā)性制品(MP3,手機(jī)等處運(yùn)用)NorFlash,NANDFlash驅(qū)動(dòng)LCDPanel的驅(qū)動(dòng)IC麥克用的制品STB,Bluetooth,RFPLL,LIC等.光能量與電信號(hào)轉(zhuǎn)換的顯示傳感器1個(gè)

CPU

chip,memory,做成裝置內(nèi)部的各種預(yù)制回路內(nèi)臟的Computer制品.9/3910/392010世界半導(dǎo)體廠商排名10/392010世界半導(dǎo)體廠商排名HSSL的半導(dǎo)體技術(shù)頭發(fā)

:70?0.1?=100nm=1/10,000mm?頭發(fā)的

1/70070?11/39半導(dǎo)體種類

存儲(chǔ)器半導(dǎo)體–“記憶功能“DRAM–只能記憶一段時(shí)間(Refresh)閃存–長(zhǎng)期記憶(斷電也能維持記憶)非存儲(chǔ)器半導(dǎo)體–“想“微型處理器(CPU),Alphachip訂購(gòu)型半導(dǎo)體(ASIC)–把確定電子產(chǎn)品特性的主要功能設(shè)計(jì)到一個(gè)CHIP內(nèi)電子產(chǎn)品企業(yè)托付半導(dǎo)體公司制作例)快捷撥號(hào)盤,除噪功能,短路防止技術(shù)等12/39

何謂Memory?Memory分類?VolatileMemory:除去電源時(shí)Data將消逝的Memory(RAM)-DRAM(DynamicRandomAccess)–MainMemory-SRAM(StaticRandomAccess)–Cache,游戲機(jī)?Non-volatileMemory:即使電源Off也能保持Data(ROM)-MaskROM–Noterasable(電子詞典,電子樂器,游戲機(jī))-EPROM-ErasedbyUV-EEPROM–Electricallyerasable&ProgramROM-FlashMemory–克服EEPROM的界限(存儲(chǔ)大容量信息)可替代HardDisk

13/39DRAM的概要

○.DynamicRandomAccessMemoryDynamic–動(dòng)感且變更多(若斷電Data將消逝)Random–可讀寫Access-訪問DataMemory-記憶元件○.DRAM的特點(diǎn)單位記憶元件(Cell)–1TR&1CapRefreshAddressMultiplexHighDensityWLBL14/39DRAMFLOOR15/39

半導(dǎo)體概要(原理)

○.半導(dǎo)體元件的組成要素

(電特性)-電子

(Electron)–Negative/N-type-孔

(Hole)–Positive/P-type

○.半導(dǎo)體材料-Si,Ge,GeAs,GeP-多運(yùn)用硅的理由(耐熱/易求(沙,石,玻璃等)/穩(wěn)定-氧化物)Ex)沙->多晶體硅->單晶體硅

發(fā)光二極管

半導(dǎo)體激光

高頻振蕩元件16/39

半導(dǎo)體主材料

(Si)Silicon(Si–硅

)–周期表上的

4B族,碳族元素,非金屬元素元素記號(hào)

:Si原子記號(hào)

:14原子量

:28.085熔點(diǎn)

:1414℃沸點(diǎn)

:2335℃比重

:2.33(18℃)在自然界并不以玻璃形式存在,而是以氧化物、硅酸鹽等形式存在作為巖石的主要組成部分,在地球中的含量?jī)H次于氧氣.穗,竹子,香草

/硅藻類/動(dòng)物的翼毛,腳趾甲,海面等中含有硅元素鉆石結(jié)構(gòu),空氣中常溫下穩(wěn)定,但加熱時(shí)與氯、氧氣、氮?dú)獾确磻?yīng).硅石通常在電爐中利用木碳或者焦炭還原而得。(99%)–

半導(dǎo)體材料純度

:Six-nine/Tennine半導(dǎo)體主原料

–晶體管,

二極管鋼鐵材料

硅化鐵

(70%),高硅鐵

(15%),電信,電話線

(4.5%)

鋁合金17/39

半導(dǎo)體制造

Overview

沙子變成金

…半導(dǎo)體設(shè)計(jì)Wafer制造檢查/TestChip制造封裝/PKGDiffT/FPhotoETCHC&C制造YA/PI/FA單晶體的生長(zhǎng)Ingot制造Wafer切割Wafer表面研磨電路設(shè)計(jì)CAD操作DesignArchitectureEPMPt1,Pt2Hot/ColdFEOG檢查DieSawingDieAttachGoldWiringPlasticMoldingPKGTest/檢查18/39

半導(dǎo)體的3大原材料1)Wafer2)Mask(掩膜)3)引線框

(LeadFrame)

作為制造半導(dǎo)體的硅基板(Wafer),可通過工程實(shí)現(xiàn)期望的電路

使其具有電特性.200300mm(8INCH12INCH)

為了在Wafer上印制所希望的電路而設(shè)計(jì)的底片,通過拍攝該底片在Wafer上

制作電路.

作為用于連接完成的wafer芯片(chip)和其他電路的連接線的制作基礎(chǔ),運(yùn)用導(dǎo)電性好的銅絲.19/39半導(dǎo)體的制造工程?半導(dǎo)體由原材料、裝備(設(shè)備)、好用程序(去離子水,化學(xué)藥品,氣體,電)等制作而成.1)基本概念圖晶片掩膜引線框電路設(shè)計(jì)工程FAB工程封裝工程測(cè)試工程半導(dǎo)體IC投入原材料并經(jīng)工程處理制造IC的半導(dǎo)體制造過程原材料INPUT工程(加工)PROCESS產(chǎn)品出貨/銷售OUTPUT20/39半導(dǎo)體制造Flow由沙子制造出高純度單晶體硅晶的過程制造Wafer設(shè)計(jì)實(shí)現(xiàn)于Wafer上的電路的過程電路設(shè)計(jì)將所設(shè)計(jì)的電路按不同層次畫在玻璃掩膜上的過程制作掩膜在Wafer表面形成不同類型的膜,重復(fù)利用已生成的掩膜有選擇地切割特定部分的操作,從而構(gòu)成電路的全過程。簡(jiǎn)稱FAB。Wafer加工(Fabrication)將Wafer上的芯片切割成單個(gè)并與引線框相結(jié)合組裝成成品的過程

組裝(Ass’y)測(cè)試成品是否正常工作的過程

測(cè)試(Test)21/39Wafer(BareWafer)制造

FlowPolysilicon將Ingot所需原輔料投入到

GowerCrystalgrowing在高溫下將Polysilicon熔化為液體狀態(tài)后

漸漸冷卻從而制成單晶體錠(Ingot)Evaluation分析和評(píng)估生長(zhǎng)的單晶體是否符合要制造的產(chǎn)品特點(diǎn)Slicing將單晶體錠(Ingot)切割為Wafer形態(tài)Lapping進(jìn)行Wafer厚度減薄操作和平面化操作Etching去除Wafer表面的

Damage及摻雜物22/39HeatTreatment高溫加熱Wafer后急速冷卻,從而調(diào)整Wf阻抗Polishing維持Wafer表面的平面度并限制厚度Cleaning去除Polishing工藝中產(chǎn)生的摻雜物Inspection檢查Wafer表面的Particle或者污染狀態(tài)Packing只允許通過測(cè)試的產(chǎn)品出貨23/39

半導(dǎo)體

FabProcessFlowMask制作OxidationPRCoatingExposeDevelopETCHIonImplantCLNCVDCMPF/OMetalDepositionAssembly25/39Photo(Lithography)在玻璃襯底上形象化半導(dǎo)體的微細(xì)Pattern運(yùn)用曝光系統(tǒng)將設(shè)計(jì)者制作的電路投影到Wafer上面的工程PRCoatingExposeDevelopmentEtchingPRStripMask制作過程PhotoProcessing26/39Etching(蝕刻

)對(duì)于未進(jìn)行Masking的部分,運(yùn)用Plasma(Chemical)選擇性地去除期望部位的PatternPostMaskAfterPRStrip/CleaningEtchingDryEtchingSystemDryEtching在Chamber內(nèi)通過Gas和電場(chǎng)的相互作用形成Plasma,通過基于Plasma和

Radical的物理,化學(xué)反應(yīng)蝕刻期望的LayerAnisotropicEtch(各向異姓

)WetEtching基于WetChemical的蝕刻IsotropicEtch(無方向性)難以限制CD最近幾乎不被接受27/39Diffusion(擴(kuò)散)Diffusion-與氣體,固體,液體等物質(zhì)無關(guān),只因濃度差而引起物質(zhì)移動(dòng)的現(xiàn)象半導(dǎo)體Apps–IonImplantation:Si襯底,Layer內(nèi)注入摻雜物后因后續(xù)熱工程而擴(kuò)散-Oxidation(氧化):Si襯底內(nèi)的O2,H2O擴(kuò)散導(dǎo)致形成Si02(Wet/Dry..高溫)-CVD(化學(xué)氣相蒸鍍):在確定溫度、壓力下將含有所希望的薄膜元素的Gas引到襯底表面,并通過襯底表面的化學(xué)反應(yīng)而完成的蒸鍍28/39ThinFilm(薄膜)Device上蒸鍍疏通電信號(hào)所需的金屬配線以及形成配線間絕緣所需的氧化硅膜,氮化硅膜等的工程在半導(dǎo)體Process上指在wafer表面形成Oxide,Al,Au等膜的工程.即,Oxide薄膜是為了從內(nèi)部物理作用愛護(hù)具有必要特性的芯片,Al薄膜則用于連接單位元件間電特性。Metallization(Sputtering)PVD(PhysicalVaporDeposition)-Evaporation-Sputtering(Metalthinfilms)HDPCVD概略圖APCVD/SACVD/LPCVDbyPressureThermalCVD/RTCVD/PECVD/HDPCVDbyReactionenergy29/39C&C(CMP&Cleaning)Cleaning–

通過去除Device工作時(shí)可能造成影響的各種污染物質(zhì)(Organic/MetalImpurity,P/T等

)

及制造工程中產(chǎn)生的各種附產(chǎn)物提高元件的電特性CMP(ChemicalMechanicalPlanarization)-通過基于化學(xué)因素和機(jī)械作用的Grinding(研磨)

對(duì)階梯覆蓋大的工程進(jìn)行平面化并且在必要時(shí)實(shí)施各元件間的

IsolationChemical因素

–通過Slurry化學(xué)反應(yīng)Mechanical因素

機(jī)械壓力和旋轉(zhuǎn)力WhyCMP?Photo–DOFmargin/ResolutionWorseEtch–Variation增加Interconnection–BadStepcoveragePreCLN/PostCLN整個(gè)半導(dǎo)體工程中約有60Step的Cleaning(APM/SPM/HF/BOE/Solvent等..)30/39FoxP1BPSG-1BPSG-21stPlugPolyP22ndPlugPolyP3p4BPSG-3M1CM1IMO1SOGIMO2M2CM21stPass.2ndPass.PIXDRAMProcess–Crosssection31/39Assembly(PKG)ProcessFlowDieSawingDieAttachWireBonding

Molding/SealingPKGTest沿著S/L切割Wafer內(nèi)制造的各Die。

切割工具主要運(yùn)用Diamondtip。在Wafer內(nèi)只取出GoodDie并固定在Flame上。連接Die內(nèi)金屬PAD和Frame的外部引腳。

用于Bonding的導(dǎo)線為阻抗特別小的Gold或者Al,

厚度為頭發(fā)粗細(xì)的1/10左右。為了從外部沖擊或者Noise愛護(hù)半導(dǎo)體,運(yùn)用環(huán)氧樹脂或者陶瓷

將Die的外廓厚厚地裹住。TOPVIEW34/39從Wafer加工到封裝平面芯片(chip)切割chipAttach)引線接合引線接合成品MODULE–

成品35/39TOPVIEW半導(dǎo)體產(chǎn)品

36/39各組業(yè)務(wù)安排及功能探討所產(chǎn)品開發(fā)元件先行工程組新產(chǎn)品穩(wěn)定化產(chǎn)品開發(fā)工程組Fab技術(shù)組制造DEVICE特點(diǎn)制造技術(shù)區(qū)分業(yè)務(wù)

Scope

-ProcessIntegration-PCM/EPM-大規(guī)模生產(chǎn)的移交

/TR最優(yōu)化

-FailureAnalysis&Feedback(設(shè)計(jì),開發(fā)元件,制造,制造技術(shù),Test)-工程變更

Control(PCCB)-InlineDef.Control(IA)-InlineProcessPara.Control(CD,Overlay,THK,RSEtc)

-新Material及個(gè)別process開發(fā)及探討-進(jìn)行大規(guī)模生產(chǎn)所需設(shè)備的Set-up及最有條件的Tuning大規(guī)模生產(chǎn)的移交干脆生產(chǎn)Wafer產(chǎn)量Die產(chǎn)量WipMovementTAT主要管理指數(shù)-ProbeTestYLD-PKGTestYLD-Quality(LQ/NQ/HQ)

設(shè)備啟動(dòng)率各設(shè)備的Process最優(yōu)化大規(guī)模生產(chǎn)Capa-up最優(yōu)化Process所需的試驗(yàn)支配制造組制造本部工程管理組

制造技術(shù)組產(chǎn)品開發(fā)大量生產(chǎn)元件/TEST產(chǎn)品組37/39收益率

(Yield)何謂收益率?半導(dǎo)體技術(shù)力氣的重要綜合評(píng)估指數(shù)半導(dǎo)體公司的競(jìng)爭(zhēng)力收益率可用一句“不合格率的反義詞”來說明.若如圖表示半導(dǎo)體制造過程,則投入量(Input)與制造出的輸出量(Output)之間的比率即為收益率.若Input為100時(shí)經(jīng)過“處理”產(chǎn)生的Output為80,則收益率為80.將半導(dǎo)體產(chǎn)業(yè)說成提高該收益率的斗爭(zhēng)并不為過.半導(dǎo)體收益率依據(jù)各制造階段分為FAB收益率,Probe收益率,PKG收益率,把此三種收益率加起來即可成為CUM收益率.處理(Process)38/39PackageEducationMaterial128MDDRx32128MDDRx321.PACKAGE定義2.PACKAGETREND3.PACKAGETYPE4.TSOPPACKAGE5.FACE-UPFBGAPACKAGE6.FACE-DOWNFBGAPACKAGE7.uBGA(MicroBallGridArrayPackage)8.PACKAGERELIABILITY9.JEDEC(半導(dǎo)體標(biāo)準(zhǔn)化工具)<Content>MODULEPKGTESTPROBETESTPACKAGEPKG(Package)定義及機(jī)能為Device(Chip)的SystemApplication起中間媒介體(Inter-Link)作用.在System運(yùn)用環(huán)境中愛護(hù)Device防止熱/水分/沖擊,確保FieldReliability。使EndUser(SystemMaker,BoardMaker)可以順當(dāng)SMT(粘貼)確保Outer接頭.半導(dǎo)體工程總體來分可分為Fabrication,Package,Test,Module。

Fabrication是形成

Wafer上的精密電路的,把這樣形成的Wafer粘貼到我們看到的

(一般是黑色)MotherBoard上,使之發(fā)揮性能的作業(yè)稱之為

Packaging。Packaging最近多稱為Assembly,又被稱為

裝配(工程)。1.PACKAGE定義FAB3DPKGPGAQFPBGA/μ-BGAWLCSPDIPFlipChip/MCPTSOPSOJTABTQFPCSPZIPWLCSP(OmegaCSP)1980’s1990’s2000’s2.PACKAGETRENDPCBusedCERAMIC/METALOTHERS1SIDES2SIDESZIPZig-zagIn-linePackage

SHPSurfaceHorizontalPackageSVPSurfaceVerticalPackage

S3.PACKAGETYPEⅠ-SUMMARYDIPDualIn-linePackageABBRIVIATIONP-DIPPlasticDualIn-linePackageSOJSmallOut-lineJ-formedPackageSOPSmallOut-linePackageSOICSmallOut-lineIntegratedCircuitTSOPThinSmallOut-linePackagesTSOPShrinkThinSmallOut-linePackageFULLNAMElLEADlJGullGullGullGull4SIDESPLCCPlasticLeadedChipCarrierMQFPMatrixQuadFlatPackageLQFPLowProfileQuadFlatPackageTQFPThinQuadFlatPackageJGullGullGullSABBRIVIATIONFULLNAMELEADPBGAPlasticBallGridArrayBallLGALandGridArrayBallBLPBottomLeadedPlasticpackageQFNQuadFlatNo-leadPackageGullGullFBGAFinepitchBallGridArrayBallWFBGAWindowFinepitchBallGridArrayBallLCCLead-lessChipCarrier

CLCCCeramicLeadedChipCarrierSBSideBrazepackage

PGAPinGridArray

TCPTapeCarrierPackage

TABTapeAutomatedBondBCCBumpedChipCarrier

MOSTMicrospringOnSiliconTechnology

WLCSPWaferLevelChipScalePackage

MCPMultiChipPackage

MCMMultiChipModule

DIPZIPQFP/TQFP*DualIn-linePKG:因Pin插入行(ThroughHole)

可以說是PlasticPKG的元祖

*Device:ROM*Zig-ZagIn-linePKG:PKG單方向

Lead因是Zig-Zag形態(tài),需豎著粘貼*Device:DRAM*(Thin)QuadFlatPKG:PKG在4個(gè)方向都有Lead,

I/Ocount300Pin以上可能.*Device:DRAM,SystemI.CLCC*LeadlessChipCarrier:把QFP的

Lead形態(tài)和SOJ

緊密J-Form的彎曲PKG.*Device:SystemI.CSOP*SmallOutlinePKG:PKG兩邊有GULL-FORM的

LEAD的表面粘貼型

PKG.*Device:ROM,SRAM*SmallOutlineJ-leadedPKG:作為SOP的一種,LEAD呈J字

型FORMING好的表面粘貼型

PKG.*Device:DRAMSOJPLCC*PlasticLeadedChipCarrier:PLASTICQFJ或稱為

PLASTICLCC*Device:Flash,SystemI.C*CeramicLeadledChipCarrier:CERAMICQFJ也稱為

QFJ-GPKG層面四面有

J-FORM

LEADCLCC3.PACKAGETYPEⅡ*TapeCarrierPKG:利用TAB(TapeAutomatedBond)技術(shù),在Film排線部位粘貼Chip*Device:LCDDriver,Camera內(nèi)部ChipPGA*PinGridArray:在PKG面嵌入Pin的形態(tài),主要以CeramicPKG材料進(jìn)行單品供應(yīng),特性優(yōu)秀,高價(jià)產(chǎn)品粘貼。*Device:CPU,SystemI.CTCP=TABQFN*QuadFlatNo-leadPKG:在PKG4個(gè)方向上有Lead,在

PKGBody上Lead完全附著,無

突出部位。*Device:SystemI.CGQFP*Guide-ringQFP:為了愛護(hù)FinePitchQFP的Lead防止受到外部沖擊,在Lead外部設(shè)置Ring.*Device:SystemI.CBQFP*BumperQFP:為了愛護(hù)FinePitchQFP的Lead防止受到外部沖擊,在PKGCorner形成突出部位.*Device:SystemI.CSVP*SurfaceVerticalPKG:把Lead放置在一邊,可以垂直制作的

PKG(水平型:SHP)*Device:RambusDRAM*BottomLeadedPlacsticPKG:Hynix半導(dǎo)體開發(fā),和富士通

(SON)同時(shí)推動(dòng)JEDEC規(guī)格化的PKG.在底面有Lead,去掉Lead不良,提高了粘貼密度。BLPPIGGYBACK*附著Socket的Ceramic

或者稱為

PlasticPKG。3.PACKAGETYPEⅢBGALGA*BallGridArrayPKG:為了克服QFP的I/OCount界限

在PKG面附著

SolderBall*Device:DRAM,SystemI.C*MicroSpring*作為在WaferLevel上進(jìn)行的CSP,在Formfactor(美)開發(fā)后本公司和技術(shù)協(xié)議完畢.*Fab后工程(Metal再支配等)及WireBond技術(shù)應(yīng)用.U-Spring*Omega

ChipScalePKG:作為本公司開發(fā)的

WaferLevelCSP,Wafer后工程進(jìn)行

SolderBallMount完成.Ω-CSPMCMBCC*MultiChipModule(PKG):也稱為MCP(MultiChipPackage)

在SinglePKG內(nèi)粘貼兩個(gè)以上

Chip的

PKG.

*為實(shí)現(xiàn)SOC(SystemOnChip)的必要

PKG技術(shù).TAB=TCP*TapeAutomatedBonding:作為BareChip粘貼技術(shù)的雙重,

在絕緣Flim上形成Lead排線,粘貼

Chip的技術(shù).Wireless方式.*BumpedChipCarrier:作為Fujitsu的專利,運(yùn)用LeadFrame,最終做Etching去除。*運(yùn)用在通訊用Device中.*LandGridArray:沒有Ball,把四角型的GoldLand作為接頭運(yùn)用,把PCB作為Substrate運(yùn)用制作。*Device:DRAM,SystemI.C3.PACKAGETYPEⅣFBGA*FinepitchBallGridArray:在BGAType把BallPitch做短*Device:DRAM,SRAM,FlashCHIPLEADFRAMEEMCGOLDWIRELOCTAPE4.TSOPPackageⅠ作為現(xiàn)在最常運(yùn)用的PKG是利用LeadFrame薄薄制造的PKG.價(jià)格很低廉.Material:LeadFrame:主要運(yùn)用Alloy-42,也有運(yùn)用Cu及Pd的狀況Wire:主要運(yùn)用Gold,在CeramicPKG里常常運(yùn)用Al.也運(yùn)用Cu,但是不是在實(shí)際應(yīng)用階段而是在Evaluation階段EMC(EpoxyMoldCompound):Filler有具象和假象兩種STRUCTUREWAFERSAWDIEVISUALINSPECTIONDIEATTACHMOLDTRIMSOLDERPLATINGFORMSINGULATIONWAFERMOUNTDIEATTACHCUREWIREBONDINTERNALVISUALINSP.POSTMOLDCUREMARKINGEXTERNALVISUALINSP.EVIF/SS/PT/MPMCM/KM/DIVIW/BDACD/ADVIW/SW/M把Wafer切割成單個(gè)Chip的工程檢查Sawing狀態(tài)及Chip初期不良的工程把切割好的Chip粘貼到LeadFrame上的工程把Chip用EMC(EpoxyMoldCompound)封裝的工程把一體的LeadFrame分別成一個(gè)個(gè)Lead的工程利用化學(xué)物質(zhì)愛護(hù)Lead的工程使Lead成型的工程把Wafer粘貼到MountTape上的工程使Adhesive硬化形成穩(wěn)定的粘貼狀態(tài)的工程用GoldWire把Lead和ChipPad連接的工程檢查DieAttach及WireBonding狀態(tài)的工程為了把EMC做成穩(wěn)定的硬化物在高溫中硬化的工程用Laser等在Package表面標(biāo)記LotNo.及其他logo的工程Trim及鍍金,LeadForm狀態(tài)等最終檢查的工程4.TSOPPackageⅡ-PROCESS5.FACE-UPFBGAPackageⅠ作為最常見形態(tài)的FBGA,是最近在memory產(chǎn)品中運(yùn)用比例急劇上升的PKG.對(duì)比TSOP?,ELECTRICAL特性優(yōu)秀,輕薄短小Material)SUBSTRATE:CCL-HL832HS0.15/PSR4000AUS-303SOLDERBALL:Pb/Sn(63%)STRUCTURECHIPSUBSTRATEWAFERSAWDIEVISUALINSPECTIONDIEATTACHMOLDSOLDERBALLMOUNTSINGULATIONWAFERMOUNTDIEATTACHCUREWIREBONDINTERNALVISUALINSP.POSTMOLDCUREMARKINGEXTERNALVISUALINSP.EVIS/GSBMPMCM/KM/DIVIW/BDACD/ADVIW/SW/M把Wafer切割成單個(gè)Chip的工程檢查Sawing狀態(tài)及Chip初期不良的工程把切割好的Chip粘貼到LeadFrame上的工程把Chip用EMC(EpoxyMoldCompound)封裝的工程在Substrate上用

Flux粘貼SolderBall的工程運(yùn)用SawBlade切割出單個(gè)Unit的工程把Wafer粘貼到MountTape上的工程使Adhesive硬化形成穩(wěn)定的粘貼狀態(tài)的工程用GoldWire把BondFinger和ChipPad連接起來的工程檢查DieAttach及WireBonding狀態(tài)的工程為了把EMC做成穩(wěn)定的硬化物在高溫中硬化的工程用Laser等在Package表面標(biāo)記LotNo.及其他logo的工程對(duì)SolderBallAttach狀態(tài)及PKG外觀等進(jìn)行最終檢查的工程PLASMACLEANINGP/C為提高EMC和Substrate間的粘著力,用Plasma在Substrate表面稍微Etching的工程5.FACE-UPFBGAPackageⅡ-PROCESS●把Wafer粘貼到MountTape上的工程WAFERMOUNTEVIS/GF/CSBMPMCM/KM/DIVIW/BDACD/AUVW/MW/SMOUNT□WAFER□WAFERRING&UVTAPE□WAFERMOUNTER□MOUNTERTAPEP/CWAFER

:通過半導(dǎo)體工程,可以制造半導(dǎo)體CHIP的圓形的薄的SILICON單晶體盤.B.MOUNTTAPE

:WAFERSAWING工程時(shí)為了不使WAFER移動(dòng),起固定作用的TAPEC.PVCTAPE

:MOUNTTAPE中最常見的TYPE.

主要是藍(lán)色的粘著力強(qiáng)的TAPE.D.UVTAPE

:運(yùn)用PVCTAPE的狀況下,在CHIPPICK-UP的時(shí)候也因?yàn)闅埩糨^強(qiáng)的粘著力,對(duì)CHIP會(huì)產(chǎn)生DAMAGE。為彌補(bǔ)這一缺陷,開發(fā)了UVTAPE.

WAFERSAWING以后通過UVIRRADIATION可徹底去除粘性

價(jià)格相比PVCTAPE更貴TERMS5.FACE-UPFBGAPackageⅢ-PROCESS●

把粘貼著UV或者PVCTAPE?的WAFER用SAWBLADE切割成單個(gè)CHIP的工程WAFERSAWW/SW/MEVIS/GF/CSBMPMCM/KM/DIVIW/BDACD/AUVP/C□WAFERSAWINMACHINE□CO2BUBBLER□SAWERBRADESAWBLADECUTTINGWAFERA.SAWINGMACHINE

:形成WAFERCUTTING的設(shè)備B.SCRIBELANE

:WAFER內(nèi)形成SAWING的領(lǐng)域.100?程度C.SAWBLADE

:切割WAFER的圓形鋸/刀(刃).D.CO2BUBBLER

:為防止超純的靜電引起的PARTICLE粘貼及靜電破壞的非阻抗的防衛(wèi)設(shè)備.E.KER:SAWING好后的寬/切斷面,一般30~40?程度.F.GUARDRING

:WAFER上一個(gè)個(gè)CHIP的界限設(shè)計(jì)時(shí)以CHIPSIZE為基準(zhǔn)線G.RPM

:SAWING時(shí)BLADE的每分轉(zhuǎn)數(shù).MOUNTTAPEWAFERSAWBLADETERMS5.FACE-UPFBGAPackageⅣ-PROCESS●在MOUNTTAPE上照光(紫外線),使粘貼力下降的工程UVIRRADIATIONUVW/MEVIS/GF/CSBMPMCM/KM/DIVIW/BDACD/AW/SP/CA.UV(ULTRAVIOLETRAYS)

:紫外線B.UVTAPEvsPVCTAPE比較粘貼力BEFORE170g/25mm粘貼力AFTER10g/25mmITEMUVTAPEPVCTAPEPRICE(100m)≒20萬元≒5萬元TAPETHICKNESS110?80?BASEFILM(T)Polyolefin/100PVC/60?ADHESIVE(T)Acrykl/10?PVC/60?ADHESIONUV前UV前170g/25mm50g/20mm10g/25mm-ELONGATIONUV前UV前342%200%216%-□分子鏈構(gòu)造*形成CROSSLINK構(gòu)造□分子鏈構(gòu)造UVTERMS5.FACE-UPFBGAPackageⅤ-PROCESS●

把WAFER上已經(jīng)SAWING好的CHIP用

ADHESIVE粘貼在SUBSTRATE上的工程ADHESIVE

:為了把CHIP和SUBSTRATE粘貼而運(yùn)用的EPOXY界粘貼劑.B.NONCONDUCTIVETYPEEPOXY

:ADHESIVE是依據(jù)FILLER的種類分為CONDUCTIVE

和NON-CONDUCTIVETYPE。

CONDUCTIVETYPE的狀況下,添加一般AgFILLER,在NON-CONDUCTIVETYPE里運(yùn)用非導(dǎo)電性POLYMER,但在FBGATYPE的狀況主要運(yùn)用非導(dǎo)電性的EPOXY.C.WRITINGTYPE

:在DIEBONDER里把EPOXY粘貼在SUBSTRATE上的方式,大體有利用EPOXYTOOL的DOTTING方式和DRAWING形式的WRITING方式.在FBGAPACKAGE,選擇信任性最好的WRITING方式.

DIEATTACH□AUTODIEBONDER□ADHESIVED/AW/MEVIS/GF/CSBMPMCM/KM/DIVIW/BDACUVW/SP/CTERMS5.FACE-UPFBGAPackageⅥ-PROCESS●用GOLDWIER把

SUB內(nèi)

BONDFINGER和DIEBONDINGPAD連接的工程□AUTOWIREBONDERWIREBONDW/BW/MEVIS/GF/CSBMPMCM/KM/DIVID/ADACUVW/SP/CWIRE:GOLD(或Copper,Al)99.99%純度形成的L/F和CHIP間INTERCONNECTION運(yùn)用.B.CAPILLARY

:把WIRE比方成線的話,行使針的作用的是用CERAMIC做的鉛筆樣TOOL.C.BONDINGMECHANIZM

:利用ULTRASONIC(超聲波)的瞬間猛烈的ENERGY,瞬間粘貼METAL及WIRE。

(METAL&WIREDIFFUSION)D.HAZ(HEATAFFECTEDZONE)

:依據(jù)EFO(ELECTRONICFLAMEOFF)形成FREEBALL時(shí),受到熱的GRAINSIZE變大而彈性急劇鈍化的領(lǐng)域.在這領(lǐng)域折斷時(shí)會(huì)對(duì)信任性是致命的FAIL緣由,所以要維持這部分的直立現(xiàn)象.TERMS5.FACE-UPFBGAPackageⅦ-PROCESS●為提高EMC和Substrate間的粘著力,用Plasma在Substrate表面稍微Etching的工程A.PLASMA

:物質(zhì)電解后離子和電子用同一密度存在的狀態(tài),

在固體,液體,氣體里引起的第4種形態(tài).在文中放電的陽光周是在低溫里的Plasma,在MHD發(fā)展運(yùn)用的流體是在高溫里的Plasma,這狀態(tài)里電的導(dǎo)電性高,幾乎沒有電位差,不存在空間電荷.B.這工程SKIP的話

:長(zhǎng)時(shí)間待機(jī)中的SUBSTRATE,MOLDING的時(shí)候MOLDCAP部分和SUBSTRATE按分別的狀態(tài)出來.C.煙子:LASMA工程時(shí)因過度的CLEANING引起SUBSTRATE表面的出煙子現(xiàn)象.PARAMETERSET-UP時(shí)要留意.PLASMACLEANING□PLASMACLEANERPLASMAP/CW/MEVIS/GF/CSBMPMCM/KM/DIVID/ADACUVW/SW/BTERMS5.FACE-UPFBGAPackageⅧ-PROCESS●

把CHIP用

EMC(EPOXYMOLDCOMPOUND)封裝的工程A.EMC

:用CHIP及LEADFRAME一部分封住時(shí)運(yùn)用的COMPOUND,以EPOXY界樹脂及SILICA界FILLER為主成分,由30多種多樣的物質(zhì)MIX成的RAWMATERIAL.用圓柱形態(tài)的TABLET供應(yīng).B.整體型/分割型MOLDCAP

:如圖像MOLDCAP不分別成4塊,或是2塊,按一個(gè)的MOLDCAP形態(tài)存在稱整體型,中間分成SECTOR的叫分割型.C.MOLDINGTEMPERATURE

:175~185℃/依據(jù)EPOXY樹脂的特性,很久之前就以這個(gè)溫度廣泛地運(yùn)用在半導(dǎo)體業(yè)內(nèi).MOLD□AUTOMOLDSYSTEM□COMPOUNDM/DW/MEVIS/GF/CSBMPMCM/KP/CIVID/ADACUVW/SW/BTERMS5.FACE-UPFBGAPackageⅨ-PROCESS●

在PACKAGETOPSIDE面標(biāo)記1號(hào)pinMARK及LOTNO.的工程A.MARKINGITEM(inPACKAGE)

:#1IDENTIFICATIONMARK

KOREA(orKOR)

LOTNO.B.SELECTMARK

:在SUBSTRATETOP部

HOLE上用記號(hào)筆等標(biāo)記原

材料不良或者IN-LINE及MOLD工程里的REJECTUNIT記號(hào)

。

在LASEMAKER設(shè)備里識(shí)別出REJECT標(biāo)記,在相關(guān)

UNIT上不進(jìn)行TOPMARKING。

沒有TOPMARKING的UNIT在RVSI設(shè)備里以

“NOMARK”為由進(jìn)行

SCREEN.MARKINGOKORC008STOKORC008STOKORC008STABCD-REJECT標(biāo)記識(shí)別

-REJECTUNITNOMARKING

-在RVSI設(shè)備分別/廢棄□LASERMAKERSYSTEMM/KW/MEVIS/GF/CSBMPMCM/DP/CIVID/ADACUVW/SW/BTERMS5.FACE-UPFBGAPackageⅩ-PROCESS●為了把EMC變成穩(wěn)定的硬化物,確定時(shí)間里用高溫硬化的工程POSTMOLDCUREPMCW/MEVIS/GF/CSBMM/KM/DP/CIVID/ADACUVW/SW/BA.PMCPROCESSPARAMETER

:TEMPERATURE?175℃

TIME?依據(jù)EMC1~5HRSB.Tg(GLASSTRANSITIONTEMPERATURE)

:材料的原子或分子的結(jié)合及排列程度變更

跟SPECIFICHEAT(Cp)一樣的熱性性質(zhì)急劇變更的溫度或變更熱膨脹系數(shù)的溫度.C.網(wǎng)狀構(gòu)造(CROSS-LINKSTRUCTURE)

:線狀的高分子化合物的一部份與另外線模樣的高分子化合物反應(yīng)相結(jié)合,很多線連接后像形成網(wǎng)狀模樣,變成具有網(wǎng)狀構(gòu)造的化合物的現(xiàn)象.

□CUREOVEN175℃STRONG安定的網(wǎng)狀構(gòu)造

(CROSS-LINK)化學(xué)變更的結(jié)束優(yōu)秀的力學(xué)性物性TERMS5.FACE-UPFBGAPackageⅩⅠ-PROCESS●利用

SUBSTRATE?FLUX粘貼

SOLDERBALL的工程A.SOLDERBALL

:Pb/Sn化合物

一般Sn63%Pb35%程度構(gòu)成B.REFLOWPROFILESPEC

:PRE-DWELLTEMP/TIME:130~160℃/50~180s

DWELLTIME:(above183℃:35~55sec)

PEAKTEMP:200±15℃C.FLUXCLEANER

:為了除去FLUX運(yùn)用的藥品.

有脂溶性TYPE和水溶性TYPE,但

HYNIX的狀況運(yùn)用脂溶性的TYPE.

水溶性的TYPE的狀況下,運(yùn)用的水量多,廢水處理較難.

FLUXCLEANER是有毒的藥品,須要留意SOLDERBALLMOUNTBALLMOUNTREFLOWFLUXCLEANINGSOLVENTPMCW/MEVIS/GM/KM/DP/CIVID/ADACUVW/SW/BSBMF/CTERMS5.FACE-UPFBGAPackageⅩⅡ-PROCESS●

利用SAWBLADE切成單個(gè)

UNIT的工程UVTAPEFORFBGA

:一般UVTAPE厚度是110?,FBGA用是170?.理由是FBGASINGULATION時(shí)CHIP以外

要把EMC硬化物,SUBSTRATE也要切

為了利用強(qiáng)化粘貼力及FULLCUTTING須要厚度厚的TAPEB.FBGA用SAWBLADE

:SLOTType的BLADE狀況下B.B.D(BladeBroken

Detector)不能運(yùn)用BLADEBROKEN時(shí)有品質(zhì)事故隱患(SLOT有,無以外BLADE沒有差一點(diǎn))TERMSSINGULATIONUVTAPESAWBLADE□MANUALMOUNT□DICINGSAWSYSTEM□PICK&PLACER□RVSI□SLOTTYPE□HUBTYPEPMCW/MEVIM/KM/DP/CIVID/ADACUVW/SW/BSBMF/CS/G5.FACE-UPFBGAPackageⅩⅢ-PROCESS128MDDR(X32)FBGA144Ball:LG電子

SUBSTRATE(Rev.C)5.FACE-UPFBGAPackageⅩⅣ-SUBSTRATEViaBonding

AreaCopper

PatternScribeLine

#1BallLand5.FACE-UPFBGAPackageⅩⅤ-SUBSTRATEGOLDWIRECOREVIASOLDERMASKSOLDERBALLCuFoilCuPlatingNiAu12?10?10?7?CuFoilCuPlating12?10?5.FACE-UPFBGAPackageⅩⅥ-SUBSTRATESTRUCTURE6.FACE-DOWNFBGAPackageⅠSubstrate(FR-4,FR-5,BT-Resin,PolyimideFlim)前面利用Ball的CSP(ChipScale-Package)

PKG.(BT-Resin:BismaleimideTriazine,FR-4:FlameRetardant4的縮寫)現(xiàn)在以CSPPKG受到注目,在現(xiàn)有的TSOP里轉(zhuǎn)換很快.跟現(xiàn)有的CSPPKG相比工程簡(jiǎn)潔制造費(fèi)用少.(跟u-BGA相比50%以上費(fèi)用節(jié)儉)熱/電特性突出.美國(guó)Tessera社里利用中間的介質(zhì)(Elastomer),預(yù)備申請(qǐng)專利.■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■TAPEWINDOWSUBSTRATEWAFERGOLDWIREEMCEMCSOLDERBALL6.FACE-DOWNFBGAPackageⅡ-PROCESSWAFERSAWCHIPMOUNTWIREBONDMOLDBALLMOUNTSINGULATIONSAW7.uBGA(MicroBallGridArrayPackage)Ⅰ用Tessera社里申請(qǐng)專利的PKG,以LeadBonding特征的CSP(ChipScalePackage)PKG.多用于RambusDRAM及Potable產(chǎn)品里適用的SRAM用PKG.Chip和CircuitTape之間的Elastomer是HighCost.熱/電特性突出.Royalty:支付0.035¢/Ball,依據(jù)288MDR-DRAM92Ball基準(zhǔn)支付3.22¢/PKG.(支付現(xiàn)況:2000末65,000$,2001初25,000$支付完成)STRUCTURE把CIRCUITTAPE貼在

FRAME的工程7.uBGA(MicroBallGridArrayPackage)ⅡTAPECONVERSIONCIRCUITTAPE里粘貼

CHIP的工程CIRCUITTAPE的

LEAD和

CHIPPAD連接的工程CHIPMOUNTLEADBONDLEADBOND部分愛護(hù)的工程CIRCUITTAPE里粘貼BALL的工程分別成單個(gè)的UNIT的工程ENCAPSULATIONBALLMOUNTSINGULATIONFailModeCircuitPCBSingulationAttaching-CircuitTapeonFrame-DieonCircuitTapeConnectingLeadonChipPadEncapsulationLead&ChipPadSolderBallAttachonCircuitTapeREFLOW7.uBGA(MicroBallGridArrayPackage)ⅢInitialTest(ElectricalTest)EFR125℃,VCC,24hrs.=HTOLHTST=150℃電處理

(Pre-conditioning)T/C(Temp.Cycle)PCTTHBHASTElectricalTestAcceptAcceptElectricalTestElectricalTest..ElectricalTestT/C(Temperature.Cycle)PCT(PresureCookerTest)THB(Temp.HumidityWighBias)HAST(HighAccelerateStorageTest)電處理

(Pre-conditioning)EFR(EarlyFailureRate=HTOL)HTST(HighTemperatureStorageTest)電處理

+-65℃/150℃電處理

+121℃/100%RH/2ATM電處理

+85℃/85%RH/VCC(3.6V)電處理

+130℃/85%RH/VCC(3.6V)-65/150℃,5Cycle->125℃,24hrs->Soak->Reflow3回125℃/VCC(3.6V/4.4V/4.6V/…)/150℃200/500Cycle240hrs168/504hrs96hrs-Soak:85℃/85%RH,168hrs85℃/60%RH,192hrs24hrs(48hrs)168/504hrs13

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論