廣工 第三章 門(mén)電路

第3章邏輯門(mén)電路3.1

MOS邏輯門(mén)電路3.2

TTL邏輯門(mén)電路3.3

邏輯描述中的幾個(gè)問(wèn)題3.4

邏輯門(mén)電路使用中的實(shí)際問(wèn)題13.1MOS邏輯門(mén)電路一.集成門(mén)電路的幾種分類集成門(mén)電路按其內(nèi)部有源器件的不同可以分為三大類：第二類為單極型MOS集成門(mén)電路，包括NMOS、PMOS、LDMOS、VDMOS、VVMOS、IGT等幾種類型；第一類為雙極型晶體管集成門(mén)電路，包括TTL(晶體管――晶體管邏輯電路)，ECL(射極耦合邏輯)電路和I2L(集成注入邏輯)電路等幾種類型；第三類則是二者的組合BICMOS門(mén)電路。常用的是CMOS集成門(mén)電路。3.1.1概述2二.幾種集成門(mén)電路的特點(diǎn)1.TTL集成門(mén)電路工作速度高，驅(qū)動(dòng)能力強(qiáng)，但功耗大，集成度低。2.CMOS集成門(mén)電路功耗極低，成本低，電源電壓范圍寬，集成度高，抗干擾能力強(qiáng)，輸入阻抗高，扇出能力強(qiáng)。33.1.2邏輯電路的一般特性（1）輸入、輸出高、低電平：輸出高電平VOH：邏輯門(mén)輸出為“1”的輸出電平。輸出低電平VOL：邏輯門(mén)輸出為“0”的輸出電平。輸入高電平VIH：邏輯門(mén)輸入為“1”的輸入電平。輸入低電平VIL：邏輯門(mén)輸入為“0”的輸入電平。4（2）噪聲容限：邏輯狀態(tài)不受影響所能容許的電壓誤差輸入高電平的噪聲容限VNH=VoH(min)-VIH(min)輸入低電平的噪聲容限VNL=VIL(max)-VOL(max)5（3）傳輸延遲時(shí)間平均延遲時(shí)間：

tpd=(tpLH＋tpHL)/

26（4）功耗靜態(tài)功耗：較小動(dòng)態(tài)功耗PD：電流通過(guò)電阻；電流對(duì)電容充電。（5）延時(shí)－功耗積7（6）扇入與扇出數(shù)扇入系數(shù)NI：輸入端接門(mén)的個(gè)數(shù)。取決于輸入端的個(gè)數(shù)。扇出系數(shù)NO：指一個(gè)門(mén)電路能帶同類門(mén)的最大數(shù)目，它表示門(mén)電路的帶負(fù)載能力。一般TTL門(mén)電路NO≥8。拉電流工作：灌電流工作：8“1”“0”9半導(dǎo)體基礎(chǔ)知識(shí)（1）本征半導(dǎo)體：純凈的具有晶體結(jié)構(gòu)的半導(dǎo)體。常用：硅Si，鍺Ge兩種載流子10半導(dǎo)體基礎(chǔ)知識(shí)（2）雜質(zhì)半導(dǎo)體N型半導(dǎo)體多子：自由電子少子：空穴11半導(dǎo)體基礎(chǔ)知識(shí)（2）雜質(zhì)半導(dǎo)體P型半導(dǎo)體多子：空穴少子：自由電子123.1.3MOS開(kāi)關(guān)及其等效電路工作原理電路轉(zhuǎn)移特性曲線輸出特性曲線uiuoGDSRD+VDD一、MOS管的開(kāi)關(guān)作用13N溝道增強(qiáng)型MOS管14P溝道增強(qiáng)型MOS管15GDSRD+VDDGDSRD+VDD截止?fàn)顟B(tài)ui<UTuo=+VDD導(dǎo)通狀態(tài)ui>UTuo≈0163.1.4CMOS邏輯門(mén)電路（1）uA＝0V時(shí)，TN截止，TP導(dǎo)通。輸出電壓uY＝VDD。（2）uA＝VDD時(shí)，TN導(dǎo)通，TP截止。輸出電壓uY＝0V。1、反相器17在兩種工作情況下，總有一管截止，電流iD≈0（納安數(shù)量級(jí)的漏電流），接近理想的邏輯單元：①輸出電壓幅度大（接近0V或+VDD），功耗幾乎為零。②工作速度快，帶電容負(fù)載能力強(qiáng)。182、與非門(mén)TN1和TN2串聯(lián),為增強(qiáng)型NMOS管TP1和TP２并聯(lián),為增強(qiáng)型PMOS管①A、B當(dāng)中有一個(gè)或全為低電平時(shí)，TN1、TN2中有一個(gè)或全部截止，TP1、TP2中有一個(gè)或全部導(dǎo)通，輸出Y為高電平。②只有當(dāng)輸入A、B全為高電平時(shí)，TN1和TN2才會(huì)都導(dǎo)通，TP1和TP2才會(huì)都截止，輸出Y才會(huì)為低電平。缺點(diǎn)：當(dāng)輸入端增多時(shí)，低電平抬高19TN1和TN2并聯(lián),為增強(qiáng)型NMOS管TP1和TP２串聯(lián),為增強(qiáng)型PMOS管①只要輸入A、B當(dāng)中有一個(gè)或全為高電平，TP1、TP2中有一個(gè)或全部截止，TN1、TN2中有一個(gè)或全部導(dǎo)通，輸出Y為低電平。②只有當(dāng)A、B全為低電平時(shí)，TP1和TP2才會(huì)都導(dǎo)通，TN1和TN2才會(huì)都截止，輸出Y才會(huì)為高電平。由于TN1和TN2為并聯(lián)工作，不會(huì)因?yàn)檩斎攵嗽黾佣Ц唠娖?，因此CMOS或非門(mén)應(yīng)用最廣.3、或非門(mén)20邏輯功能：分析:？門(mén)--同或門(mén)213.1.5CMOS漏極開(kāi)路門(mén)和三態(tài)輸出門(mén)電路1.CMOS漏極開(kāi)路門(mén)(OD門(mén))

CMOS漏極開(kāi)路門(mén)的電路結(jié)構(gòu)和電路符號(hào)如圖所示。22漏極開(kāi)路輸出的與非門(mén)CC4010723其特點(diǎn)是：①輸出MOS管的漏極是開(kāi)路的。見(jiàn)圖中右邊的虛線部分。工作時(shí)必須外接電源VDD′和電阻RD，電路才能工作，實(shí)現(xiàn)；若不外接電源VDD′和電阻RD，則電路不能工作。②可以用于實(shí)現(xiàn)“線與”功能，即把幾個(gè)OD門(mén)的輸出端，直接用導(dǎo)線連接起來(lái)實(shí)現(xiàn)“與”運(yùn)算，在圖中，就是兩個(gè)OD門(mén)進(jìn)行“線與”連接的電路。③可實(shí)現(xiàn)邏輯電平的轉(zhuǎn)換。24

OD門(mén)的輸出端相聯(lián)，實(shí)現(xiàn)線與功能。RL為外接負(fù)載電阻。Y1Y2Y000010100111Y1=ABY2=CD25用OD門(mén)實(shí)現(xiàn)電平轉(zhuǎn)換262.CMOSTSL門(mén)CMOS三態(tài)門(mén)270010101X高阻ENAL三態(tài)非門(mén)的真值表28其他形式的CMOS三態(tài)門(mén)電路結(jié)構(gòu)

（a）用或非門(mén)控制（b）用與非門(mén)控制29TSL門(mén)的應(yīng)用：①作多路開(kāi)關(guān)：E=0時(shí)，門(mén)G1使能，G2禁止，Y=A；E=1時(shí)，門(mén)G2使能，G1禁止，Y=B。②信號(hào)雙向傳輸：E=0時(shí)信號(hào)向右傳送，B=A；E=1時(shí)信號(hào)向左傳送，A=B。③構(gòu)成數(shù)據(jù)總線：讓各門(mén)的控制端輪流處于低電平，即任何時(shí)刻只讓一個(gè)TSL門(mén)處于工作狀態(tài)，而其余TSL門(mén)均處于高阻狀態(tài)，這樣總線就會(huì)輪流接受各TSL門(mén)的輸出。303.1.6CMOS傳輸門(mén)(常用來(lái)作模擬開(kāi)關(guān))

（1）電路結(jié)構(gòu)

C和C是一對(duì)互補(bǔ)的控制信號(hào)。由于VTP和VTN在結(jié)構(gòu)上對(duì)稱，所以圖中的輸入和輸出端可以互換，又稱雙向開(kāi)關(guān)。（a）電路（b）邏輯符號(hào)31（2）應(yīng)用舉例

CMOS模擬開(kāi)關(guān)

C=0時(shí)，TG1導(dǎo)通、TG2截止，uO=uI1；

C=1時(shí)，TG1截止、TG2導(dǎo)通，uO=uI2。①CMOS模擬開(kāi)關(guān)：實(shí)現(xiàn)單刀雙擲開(kāi)關(guān)的功能。32(a)電路(b)邏輯符號(hào)

當(dāng)EN=0時(shí)，TG導(dǎo)通，F(xiàn)=A；當(dāng)EN=1時(shí)，TG截止，F(xiàn)為高阻輸出。②CMOS三態(tài)門(mén)333.2TTL邏輯門(mén)電路

雙極型三極管的兩種類型

(a)NPN型(b)PNP型34②ui>0V時(shí)，發(fā)射結(jié)正偏，集電結(jié)反偏，三極管工作在放大狀態(tài)；①u(mài)i<0V時(shí)，發(fā)射結(jié)反偏，集電結(jié)反偏，三極管工作在截止?fàn)顟B(tài)；③ui>0V時(shí)，發(fā)射結(jié)正偏，集電結(jié)正偏，三極管工作在飽和狀態(tài)。3.2.1、三極管的開(kāi)關(guān)特性35＋－RbRc+VCCbce＋－截止?fàn)顟B(tài)飽和狀態(tài)iB≥IBSui=UIL<0.5Vuo=+VCCui=UIHuo=0.3V＋－RbRc+VCCbce＋－＋＋－－0.7V0.3V飽和區(qū)截止區(qū)放大區(qū)iB≈036數(shù)字電路中，三極管作為一個(gè)由基極電流控制的無(wú)觸點(diǎn)開(kāi)關(guān)：飽和：Vce≈0，C、E間相當(dāng)于開(kāi)關(guān)閉合。截止：Vce≈Vcc，C、E間相當(dāng)于開(kāi)關(guān)斷開(kāi)。開(kāi)通時(shí)間：截止飽和，建立基區(qū)電荷的時(shí)間。關(guān)閉時(shí)間：飽和截止，基區(qū)存儲(chǔ)電荷消散的時(shí)間。飽和程度越深，所需時(shí)間越長(zhǎng)。373.2.2TTL反相器的工作原理1.電路組成TTL反相器的基本電路

38(1)輸入級(jí)NPN當(dāng)輸入低電平時(shí)，

uI=0.3V，發(fā)射結(jié)正向?qū)ǎ?/p>

uB1=1.0V當(dāng)輸入高電平時(shí)，

uI=3.6V，發(fā)射結(jié)受后級(jí)電路的影響將反向截止。uB1由后級(jí)電路決定。NNP39(2)中間級(jí)反相器VT2實(shí)現(xiàn)非邏輯反相輸出同相輸出向后級(jí)提供反相與同相輸出。輸入高電壓時(shí)飽和輸入低電壓時(shí)截止40(3)輸出級(jí)（推拉式輸出）VT3為射極跟隨器低輸入高輸入飽和截止低輸入高輸入截止導(dǎo)通41（1）當(dāng)輸入低電平時(shí)，

uI=0.3V，VT1發(fā)射結(jié)導(dǎo)通，uB1=0.3V+0.7V=1V，VT2和VT4均截止，VT3和VD導(dǎo)通。輸出高電平uO=VCC-UBE3-UD≈5V-0.7V-0.7V=3.6V1V3.6V0.3V2.工作原理42（2）當(dāng)輸入高電平時(shí)，

uI=3.6V，VT1處于倒置工作狀態(tài)，集電結(jié)正偏，發(fā)射結(jié)反偏，uB1=0.7V×3=2.1V，VT2和VT4飽和，輸出為低電平uO=0.3V。2.1V0.3V3.6V43(3)采用推拉式輸出級(jí)利于提高開(kāi)關(guān)速度和負(fù)載能力

VT3組成射極輸出器，優(yōu)點(diǎn)是既能提高開(kāi)關(guān)速度，又能提高負(fù)載能力。當(dāng)輸入高電平時(shí)，VT4飽和，uB3=uC2=0.3V+0.7V=1V，VT3和VD截止，VT4的集電極電流可以全部用來(lái)驅(qū)動(dòng)負(fù)載。當(dāng)輸入低電平時(shí)，VT4截止，VT3導(dǎo)通(為射極輸出器)，其輸出電阻很小，帶負(fù)載能力很強(qiáng)?？梢?jiàn)，無(wú)論輸入如何，VT3和VT4總是一管導(dǎo)通而另一管截止。這種推拉式工作方式，帶負(fù)載能力很強(qiáng)。

443.2.3TTL反相器的電壓傳輸特性及參數(shù)

TTL反相器電路的電壓傳輸特性截止區(qū)線性區(qū)轉(zhuǎn)折區(qū)飽和區(qū)VT4截止，稱關(guān)門(mén)VT4飽和，稱開(kāi)門(mén)453.2.4TTL與非門(mén)

46實(shí)際的與非門(mén)器件1714874LS002輸入4與非門(mén)1714874LS308輸入與非門(mén)47①A、B中只要有一個(gè)為1，即高電平，如A＝1，則iB1就會(huì)經(jīng)過(guò)T1集電結(jié)流入T2基極，使T2、T5飽和導(dǎo)通，輸出為低電平，即Y＝0。②A＝B＝0時(shí)，iB1、i'B1均分別流入T1、T'1發(fā)射極，使T2、T'2、T5均截止，T3、T4導(dǎo)通，輸出為高電平，即Y＝1。3.2.5TTL或非門(mén)

483.2.6TTL集電極開(kāi)路門(mén)和三態(tài)門(mén)電路

推拉式輸出電路結(jié)構(gòu)存在局限性。首先，輸出端不能并聯(lián)使用。若兩個(gè)門(mén)的輸出一高一低，當(dāng)兩個(gè)門(mén)的輸出端并聯(lián)以后，必然有很大的電流同時(shí)流過(guò)這兩個(gè)門(mén)的輸出級(jí)，而且電流的數(shù)值遠(yuǎn)遠(yuǎn)超過(guò)正常的工作電流，可能使門(mén)電路損壞。而且，輸出端也呈現(xiàn)不高不低的電平，不能實(shí)現(xiàn)應(yīng)有的邏輯功能。

為何要采用集電極開(kāi)路門(mén)呢？4901很大的電流不高不低的電平：1/0?50其次，在采用推拉式輸出級(jí)的門(mén)電路中，電源一經(jīng)確定（通常規(guī)定為5V），輸出的高電平也就固定了（不可能高于電源電壓5V），因而無(wú)法滿足對(duì)不同輸出高電平的需要。集電極開(kāi)路門(mén)（簡(jiǎn)稱OC門(mén)）就是為克服以上局限性而設(shè)計(jì)的一種TTL門(mén)電路。

51集電極開(kāi)路的TTL與非門(mén)（a）電路（b）邏輯符號(hào)集電極開(kāi)路5253(1)電路結(jié)構(gòu)：增加了控制輸入端（Enable）。三態(tài)門(mén)的電路結(jié)構(gòu)(2)工作原理：01截止Y＝ABEN=0時(shí)，電路為正常的與非工作狀態(tài)，所以稱控制端低電平有效。5410導(dǎo)通1.0V1.0V截止截止懸空當(dāng)EN=1時(shí)，門(mén)電路輸出端處于懸空的高阻狀態(tài)。55控制端高電平有效的三態(tài)門(mén)控制端低電平有效的三態(tài)門(mén)用“▽”表示輸出為三態(tài)。高電平有效低電平有效563.2.7BiCMOS門(mén)電路

、BiCMOS反相器BiCMOS反相器電路BICMOS反相器，如圖所示，在圖(a)中。N1和P1，N2和P2組成前、后級(jí)非門(mén)。573.3邏輯描述中的幾個(gè)問(wèn)題

3.3.1正負(fù)邏輯問(wèn)題

正負(fù)邏輯的規(guī)定在邏輯電路中，常把電平的高、低和邏輯0、1聯(lián)系起來(lái)，若H=1,L=0,稱正邏輯；若H=0,L=1,稱負(fù)邏輯。同一電路可以采用正邏輯，也可采用負(fù)邏輯，使同一電路具有不同的邏輯功能。一般無(wú)特殊說(shuō)明均采用正邏輯。

S輸出信號(hào)輸入信號(hào)R10正邏輯01負(fù)邏輯58ABFLLHLLHHHHHHLABF001001111110ABF110110000001與非門(mén)功能表正真值表負(fù)真值表等效邏輯變換：與非或非與或非非正負(fù)邏輯的轉(zhuǎn)換593.4邏輯門(mén)電路使用中的幾個(gè)實(shí)際問(wèn)題3.4.1門(mén)電路之間的接口問(wèn)題負(fù)載問(wèn)題:電平問(wèn)題:Y1A1VOVIG1G2IOH≥NOHIIHIOL≥NOLIIL拉電流灌電流VOH≥VIHVOL≤VIL601.CMOS門(mén)驅(qū)動(dòng)TTL門(mén)負(fù)載問(wèn)題:只要按電流大小計(jì)算出扇出系數(shù)電平問(wèn)題:如果VDD=VCC,則不需另加接口電路,可直接相連;如果VDD＞＞VCC,則需加接口電路,以