微機(jī)原理與接口技術(shù)第5章存儲(chǔ)器

第五章存儲(chǔ)器學(xué)習(xí)目的：了解半導(dǎo)體存儲(chǔ)器的分類(lèi)掌握地址譯碼的方法掌握存儲(chǔ)器的應(yīng)用掌握存儲(chǔ)器的容量擴(kuò)充了解存儲(chǔ)器擴(kuò)展技術(shù)15.1存儲(chǔ)器概述

內(nèi)存儲(chǔ)器----比外存儲(chǔ)器存取速度快，存儲(chǔ)容量小外存儲(chǔ)器----輔助存儲(chǔ)器，屬于計(jì)算機(jī)的外部設(shè)備，常用的有磁盤(pán)、光盤(pán)和U盤(pán)等，存儲(chǔ)容量大，存取速度慢。

21.半導(dǎo)體存儲(chǔ)器的分類(lèi)內(nèi)存儲(chǔ)器主要由半導(dǎo)體材料構(gòu)成，也稱(chēng)半導(dǎo)體存儲(chǔ)器。按制造工藝------分為雙極型半導(dǎo)體存儲(chǔ)器和金屬氧化物型（MOS）半導(dǎo)體存儲(chǔ)器兩類(lèi)。按照工作方式------分為隨機(jī)讀寫(xiě)存儲(chǔ)器RAM和只讀存儲(chǔ)器ROM兩大類(lèi)。

3隨機(jī)存儲(chǔ)器RAM：

A)雙極型半導(dǎo)體RAM，雙極型是以晶體管觸發(fā)器作為基本存儲(chǔ)電路，TTL電路；高速，功耗大、集成度低，成本高；

B)MOS型RAM（MetalOxideSemiconductor)低速，功耗低、成本低、集成度高；(1).靜態(tài)隨機(jī)存儲(chǔ)器SRAM是以雙穩(wěn)態(tài)觸發(fā)器作為存儲(chǔ)元;(2).動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM是用電容存儲(chǔ)信息，需要刷新；只讀存儲(chǔ)器ROM1.掩膜式ROM2.可編程式PROM3.可擦除可編程式EPROM4.電可擦除可編程式E2PROM、EAROM、NOVROM2704、2708、2716、2732、2764、27128、27256、27512、271024beGSD42.存儲(chǔ)器件的性能指標(biāo)

（1）存儲(chǔ)容量

存儲(chǔ)器所能容納二進(jìn)制信息的總量。能存儲(chǔ)1位二進(jìn)制信息的物理器件稱(chēng)為存儲(chǔ)元，多個(gè)存儲(chǔ)元構(gòu)成存儲(chǔ)單元，存儲(chǔ)芯片就是由若干個(gè)存儲(chǔ)單元構(gòu)成。存儲(chǔ)容量表示為“存儲(chǔ)單元個(gè)數(shù)×每個(gè)存儲(chǔ)單元位數(shù)”如：SRAM芯片6264，它的容量為8K×8；如：DRAM芯片NMC41257的容量為256K×1，即它有256K個(gè)單元，每個(gè)單元存儲(chǔ)1位二進(jìn)制信息;5（2）存取速度

存取速度通常用存取時(shí)間來(lái)衡量。存取時(shí)間又稱(chēng)為訪問(wèn)時(shí)間或讀/寫(xiě)時(shí)間，是指CPU從啟動(dòng)一次存儲(chǔ)器操作（讀或?qū)懀┑酵瓿稍摬僮魉枰臅r(shí)間。

連續(xù)兩次獨(dú)立的存儲(chǔ)器讀/寫(xiě)操作所需的最小時(shí)間間隔稱(chēng)為存儲(chǔ)周期。

（3）可靠性可靠性是指在規(guī)定的時(shí)間內(nèi)，存儲(chǔ)器無(wú)故障讀/寫(xiě)的概率。通常用平均無(wú)故障時(shí)間MTBF（meantimebetweenfailures）來(lái)衡量可靠性。MTBF可以理解為兩次故障之間的平均時(shí)間間隔，越長(zhǎng)說(shuō)明存儲(chǔ)器的性能越好。6（4）功耗功耗反映存儲(chǔ)器件耗電的多少，同時(shí)也反映了其發(fā)熱的程度。功耗越小，存儲(chǔ)器件的工作穩(wěn)定性越好。大多數(shù)半導(dǎo)體存儲(chǔ)器的維持功耗小于工作功耗。75.2隨機(jī)存取存儲(chǔ)器（RAM）

MOS型隨機(jī)存取存儲(chǔ)器按工作原理分為靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM）靜態(tài)RAM以觸發(fā)器為基本存儲(chǔ)電路，保存的數(shù)據(jù)不需要刷新。與動(dòng)態(tài)RAM比較，它的存取速度快，集成度低，功耗大。動(dòng)態(tài)RAM以電容作為基本存儲(chǔ)電路，每隔一段時(shí)間需要刷新一次。它的集成度高，成本低。85.2.1MOS型靜態(tài)隨機(jī)存取存儲(chǔ)器（SRAM）

1.基本存儲(chǔ)元電路

MOS型靜態(tài)RAM基于雙穩(wěn)態(tài)觸發(fā)器的工作原理保存信息。9圖5-1靜態(tài)RAM的基本存儲(chǔ)元電路10MOS型靜態(tài)RAM芯片由存儲(chǔ)體和外圍電路。外圍電路：地址譯碼器、I/O緩沖器和讀寫(xiě)控制電路存儲(chǔ)體：由許多個(gè)存儲(chǔ)元組成，這些存儲(chǔ)元通常以矩陣的形式排列。2.MOS型靜態(tài)RAM芯片的組成結(jié)構(gòu)11圖5-2靜態(tài)RAM的結(jié)構(gòu)123.靜態(tài)RAM芯片舉例

常用的SRAM芯片有：6116（2K×8）、2016、40166264（8K×8）62128（16KX8）62256（32K×8）62512（64K×8）128K×8、256K×8、512K×8、1024K×8

120ns~150ns1ns13（1）6264芯片外部引腳A0～Al2----13根地址信號(hào)線D0～D7----8根數(shù)據(jù)線、CS2----兩根片選信號(hào)線，低電平有效、CS2高電平有效。----輸出允許信號(hào)，低電平有效，CPU從芯片中讀出數(shù)據(jù)。----寫(xiě)允許信號(hào)，低電平有效，允許數(shù)據(jù)寫(xiě)入芯片。VCC：+5V電源GND：接地端，NC：空端。12823456789101112131427262524232221201918171615NCA12A7A6A5A4A3A2A1A0D0D1D2GNDD7D6D5D4D3WECS2A8A9A11OEA10CS1+5V圖5-3SRAM6264外部引線圖14tw

twcA0

~

A12D0

~

D7tDW

CS1

CS2

WE

SRAM

6264

寫(xiě)操作時(shí)序圖15SRAM6264讀操作時(shí)序圖A0~A12

CS1

OED0~D7

tOE

tCO

tRW

CS2

165.2.2靜態(tài)RAM芯片應(yīng)用存儲(chǔ)器芯片的應(yīng)用就是將芯片正確地接入計(jì)算機(jī)系統(tǒng)。根據(jù)CPU要求的地址范圍，將芯片上的各種信號(hào)與計(jì)算機(jī)系統(tǒng)的地址線、數(shù)據(jù)線和控制線，連接在一起。地址線的連接。數(shù)據(jù)線的連接?？刂菩盘?hào)線的連接

。178088系統(tǒng)BUSSRAM6264D0~D7D0~D7A0A0A12A12MEMWMEMRWECS2+5VOE11CS1A19A18A17A16A15A14A13&A1318將一組輸入信號(hào)轉(zhuǎn)換為一個(gè)輸出信號(hào)，稱(chēng)為譯碼。地址譯碼的方法有：全地址譯碼和部分地址譯碼。191.全地址譯碼

全地址譯碼就是把系統(tǒng)中全部地址線與芯片連接，其中高位地址線經(jīng)過(guò)譯碼電路譯碼后作為芯片的片選信號(hào)；低位地址線與系統(tǒng)中的相應(yīng)地址線一對(duì)一連接?！纠?-1】6264芯片的地址范圍為F8000H~F9FFFH，要求以全地址譯碼方式將6264芯片接入計(jì)算機(jī)系統(tǒng)。

將芯片的地址范圍以二進(jìn)制形式表示：圖5-6地址譯碼設(shè)計(jì)2021譯碼電路的設(shè)計(jì)有兩種方法：一種是利用基本的邏輯門(mén)電路搭建譯碼器，另一種是利用專(zhuān)用的譯碼器芯片譯碼。第一種方法

方案12223

方案224第二種方法：利用專(zhuān)用的譯碼器芯片譯碼利用74LS138芯片譯碼圖5-96264全地址138譯碼方案22526D0~D7D0~D7A0A0A12A12MEMWWEMEMRCS2+5VOE&≥1A19A18A17A16A15A14A13CS1Y7G1G2BG2ACBASRAM6264A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A000111110000000000000 3E000 …… …… …00111111111111111111 3FFFF138譯碼器&272.部分地址譯碼

只使用系統(tǒng)地址總線中的一部分與芯片中的地址線相連。使用了A13~A17共5根線，A18和A19未用。

圖5-106264部分地址譯碼28A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0XXXXXXX0000000000000 …… ……

298088系統(tǒng)BUSSRAM6264D0~D7D0~D7A0A0A12A12MEMWMEMRWECS2+5VOECS1&A19A17A15A14A13A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A01X1X1110000000000000 ………1X1X1111111111111111Y730部分地址譯碼的后果：地址重疊31線性譯碼：

只使用一根地址線作為片選信號(hào)。圖5-126264線性地址譯碼32【例5-2】

用SRAM6116芯片設(shè)計(jì)一個(gè)4K的存儲(chǔ)器，地址范圍為32000H~32FFFH，要求使用全地址譯碼方式。圖5-136116引線圖SRAM6116：2KX811根地址線A0~A108根數(shù)據(jù)線D0～D7讀寫(xiě)控制信號(hào)R/W輸出允許信號(hào)OE片選信號(hào)CS。336116譯碼分析如下：346116存儲(chǔ)器設(shè)計(jì)系統(tǒng)連接圖如下：355.2.3MOS型動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM）1.單管基本存儲(chǔ)元電路36動(dòng)態(tài)存儲(chǔ)器是通過(guò)把電荷存儲(chǔ)到電容中來(lái)實(shí)現(xiàn)信息存儲(chǔ)的。MOS單管動(dòng)態(tài)存儲(chǔ)電路占用面積小，集成度高，速度快；缺點(diǎn)是讀出是破壞性的，而且單元讀出信號(hào)較小，要求有高靈敏度的讀出放大器；另一個(gè)缺點(diǎn)是刷新。2ms~4ms37DRAM芯片216464KX1A0～A7：地址輸入線，分時(shí)復(fù)用。DIN：數(shù)據(jù)輸入DOUT：數(shù)據(jù)輸出RAS：行地址鎖存信號(hào)CAS：列地址鎖存信號(hào)WE：寫(xiě)允許信號(hào)，高電平允許讀出38刷新將動(dòng)態(tài)隨機(jī)存儲(chǔ)器的每一位信息讀出并寫(xiě)入的過(guò)程。刷新的方法是使列地址信號(hào)無(wú)效，行地址有效，然后將這一行的信息讀出再寫(xiě)入。每次送出不同的行地址就可以刷新不同行的存儲(chǔ)單元，將行地址循環(huán)一遍，則刷新了整個(gè)芯片的所有存儲(chǔ)單元。刷新時(shí)位線上的信息不會(huì)送出到數(shù)據(jù)總線上。DRAM要求每隔2~8ms刷新一次，它稱(chēng)為刷新周期。395.2.4存儲(chǔ)器擴(kuò)展存儲(chǔ)器擴(kuò)展包括位擴(kuò)展、字?jǐn)U展和字位擴(kuò)展三種方式。

1.位擴(kuò)展將每個(gè)存儲(chǔ)芯片的地址線和控制線（包括片選信號(hào)線、讀/寫(xiě)信號(hào)線等）全部一對(duì)一地接在一起，將它們的數(shù)據(jù)線分別引出作為字節(jié)的不同位。

40圖5-20用4K×4位的SRAM芯片進(jìn)行位擴(kuò)展412.字?jǐn)U展字?jǐn)U展是對(duì)存儲(chǔ)空間的擴(kuò)展，就是要增加存儲(chǔ)單元的個(gè)數(shù)。字?jǐn)U展的方法是：將每個(gè)芯片的地址信號(hào)、數(shù)據(jù)信號(hào)和讀/寫(xiě)控制信號(hào)等一對(duì)一地與系統(tǒng)總線中的相應(yīng)信號(hào)線相連，將各芯片的片選信號(hào)與地址譯碼器的輸出信號(hào)相連。42433.字位擴(kuò)展假如要構(gòu)成一個(gè)容量為M×N位的存儲(chǔ)器，若使用B×b位的芯片（B<M，b<N），則構(gòu)成這個(gè)存儲(chǔ)器需要：（M/B）×（N/b）個(gè)存儲(chǔ)器芯片。例如：用Intel2164構(gòu)成容量為128KB的內(nèi)存，需要（128/64）×（8/1）=16片。445.3只讀存儲(chǔ)器（ROM）

常用的只讀存儲(chǔ)器類(lèi)型有：掩膜式ROM可編程ROM（PROM）可擦除可編程ROM（EPROM）電可擦除可編程ROM（E2PROM）閃存（FlashMemry）452.可編程ROM（PROM）可編程ROM是用戶(hù)可以將程序和數(shù)據(jù)寫(xiě)入ROM的只讀存儲(chǔ)器芯片，又稱(chēng)為PROM?？删幊讨蛔x存儲(chǔ)器出廠時(shí)各單元內(nèi)容全為0，用戶(hù)可用專(zhuān)門(mén)的PROM寫(xiě)入器將信息寫(xiě)入。根據(jù)芯片的構(gòu)造，可編程PROM可分為兩類(lèi)：結(jié)破壞型和熔絲型。463.可擦除可編程ROM（EPROM）

EPROM（erasableprogrammableROM）是一種紫外線可擦除可編程只讀存儲(chǔ)器，可以多次擦除和寫(xiě)入。有一個(gè)能通過(guò)紫外線的石英窗口，用紫外燈照射約20~30分鐘，原信息就可以全部擦除。擦除后各單元內(nèi)容均為FFH，恢復(fù)到出廠狀態(tài)。

4727系列的芯片：27162732276427128272562751248（1）2764的引線及功能

A0~A12：13根地址線，8K個(gè)存儲(chǔ)單元；D0~D7：8根雙向數(shù)據(jù)線， CE：片選信號(hào)；OE：輸出允許信號(hào)；PGM：編程脈沖輸入；讀操作時(shí)PGM=1;VPP：編程電壓輸入端，12.5V、15V、21V、25V；4912823456789101112131427262524232221201918171615NCA12A7A6A5A4A3A2A1A0D0D1D2GNDD7D6D5D4D3WECS2A8A9A11OEA10CS1+5V圖5-3SRAM6264外部引線圖5051Flash閃速存儲(chǔ)器（flashmemory），簡(jiǎn)稱(chēng)Flash或閃存。它與EEPROM類(lèi)似，也是一種電擦寫(xiě)型ROM。與EEPROM的主要區(qū)別是：EEPROM按字節(jié)擦寫(xiě)，速度慢；閃存按塊擦寫(xiě)，速度快，一般在65～170ns之間。52

5.4高速緩沖存儲(chǔ)器

為了緩解CPU和內(nèi)存之間存取速度的矛盾，在CPU和內(nèi)存之間插入一小塊SRAM，稱(chēng)為Cache，將當(dāng)前正在執(zhí)行的指令及相關(guān)聯(lián)的后繼指令從內(nèi)存讀到Cache，使CPU執(zhí)行下一條指令時(shí)，從Cache中讀取。535