計(jì)算機(jī)組成原理第5章課件

計(jì)算機(jī)組成原理第五章存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)2/3/202315.1存儲(chǔ)器概述5.1.1主存儲(chǔ)器的分類

(1)RAM：隨機(jī)讀寫，讀寫時(shí)間相同，存取時(shí)間與存儲(chǔ)單元物理位置無(wú)關(guān)，斷電后信息會(huì)丟失，一般用于暫存數(shù)據(jù)，充當(dāng)主存和高速緩存。(2)ROM：讀寫時(shí)間相同，能讀不能寫，存放BIOS系統(tǒng)程序和用于微程序控制。RAM和ROM是基于地址的隨機(jī)存取。(3)SAM：順序存取，存取時(shí)間長(zhǎng)短與信息在存儲(chǔ)體上的物理位置有關(guān)。(4)DAM：信息直接存取，存取時(shí)間與信息的物理位置有關(guān)，比SAM的存取時(shí)間短。2/3/20232SAM和DAM通常統(tǒng)稱為串行訪問(wèn)存儲(chǔ)器。

(5)CAM：基于數(shù)據(jù)內(nèi)容的隨機(jī)存取。5.1.2存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)

Cache+主存+外存。

5.1節(jié)思考題：根據(jù)數(shù)據(jù)在主存中的不同存取方式，主存可以分為哪幾種類型？各自有何特點(diǎn)？2/3/202335.2主存儲(chǔ)器的組織

5.2.1主存的基本結(jié)構(gòu)存儲(chǔ)體(核心)地址線數(shù)據(jù)線讀寫控制線圖5-2主存的基本結(jié)構(gòu)地址譯碼驅(qū)動(dòng)電路(譯碼器和驅(qū)動(dòng)器)I/O和讀寫電路(讀出放大器、寫入電路、讀/寫控制電路)2/3/202345.2.2主存的主要技術(shù)指標(biāo)1.主存容量

一個(gè)主存中存放的二進(jìn)制代碼總位數(shù)。用字表示：主存容量=存儲(chǔ)單元個(gè)數(shù)×存儲(chǔ)字長(zhǎng)用字節(jié)表示：主存容量=存儲(chǔ)單元個(gè)數(shù)×存儲(chǔ)字長(zhǎng)/82.存取速度②存取時(shí)間(Ta)。從一次讀操作命令發(fā)出到該操作完成，將數(shù)據(jù)讀出到數(shù)據(jù)線上所經(jīng)歷的時(shí)間。②存儲(chǔ)周期(Tm)。主存進(jìn)行一次完整的讀寫操作所需的全部時(shí)間。通常，Tm>Ta，破壞性讀出存儲(chǔ)器一般Tm=2Ta。Ta與Tm的關(guān)系如圖5-3所示。2/3/20235③主存帶寬(Bm)。指每秒鐘從主存進(jìn)出信息的最大數(shù)量。Bm與Tm周期密切相關(guān)。5.2.3數(shù)據(jù)在主存中的存放方式1.64位存放方式不同長(zhǎng)度的數(shù)據(jù)在主存中一個(gè)緊接著一個(gè)存放，一個(gè)Tm周期最多從主存中讀/寫64位數(shù)據(jù)。2/3/20236優(yōu)點(diǎn)：主存空間利用比較充分。缺點(diǎn)：訪存速度降低一半，存儲(chǔ)器讀寫控制較復(fù)雜。2.起始位置存放方式不同長(zhǎng)度的數(shù)據(jù)一律從一個(gè)存儲(chǔ)字的起始位置開(kāi)始存放，其余部分被浪費(fèi)掉。2/3/20237優(yōu)點(diǎn)：訪問(wèn)任何長(zhǎng)度的數(shù)據(jù)都能在一個(gè)Tm周期完成，速度較快。缺點(diǎn)：若不同長(zhǎng)度的數(shù)據(jù)出現(xiàn)的概率相同，主存空間浪費(fèi)很大。圖5-5數(shù)據(jù)的起始位置存放方式2/3/20238

3.邊界存放方式

字節(jié)數(shù)據(jù)的起始地址無(wú)限制；半字?jǐn)?shù)據(jù)的起始地址最末一位必須是0；單字?jǐn)?shù)據(jù)的起始地址的最末兩位必須是00；雙字?jǐn)?shù)據(jù)的起始地址的最末三位必須是000。圖5-6數(shù)據(jù)的邊界存放方式2/3/20239優(yōu)點(diǎn)：訪問(wèn)任何長(zhǎng)度的數(shù)據(jù)都可以在單個(gè)Tm周期內(nèi)完成，比64位和起始位置存放方式都能節(jié)省存儲(chǔ)空間。缺點(diǎn)：仍有部分存儲(chǔ)空間被浪費(fèi)。例5.1：某機(jī)器字長(zhǎng)32位，主存按字節(jié)編址，有4種不同長(zhǎng)度的數(shù)據(jù)。現(xiàn)在給出10個(gè)數(shù)據(jù)，依次為字節(jié)、半字、雙字、單字、字節(jié)、單字、雙字、半字、單字、字節(jié)。若要將這10個(gè)數(shù)據(jù)順序存入主存(順序不能改變)，并保證既省存儲(chǔ)空間，又能確保任何長(zhǎng)度的數(shù)據(jù)都能在單個(gè)Tm周期內(nèi)完成讀寫。根據(jù)上述描述，應(yīng)選擇何種數(shù)據(jù)存放方式？為什么？并畫出主存中數(shù)據(jù)存放示的意圖。2/3/202310解：選擇邊界存放方式。該存放方式對(duì)字節(jié)數(shù)據(jù)的起始地址無(wú)限制，半字?jǐn)?shù)據(jù)的起始地址最末一位必須為0，單字?jǐn)?shù)據(jù)的起始地址最末兩位為00，雙字?jǐn)?shù)據(jù)的起始地址最末三位為000，故單個(gè)Tm周期內(nèi)既能完成任何長(zhǎng)度的數(shù)據(jù)的訪問(wèn)，又可節(jié)省存儲(chǔ)空間。主存中數(shù)據(jù)存放示意圖如下。圖5-7例5.1示意圖2/3/2023115.3SRAM存儲(chǔ)器5.3.1SRAM的工作原理用雙穩(wěn)態(tài)電路存儲(chǔ)0和1，信息讀出后不需再生，存取速度很快，斷電后原存數(shù)據(jù)丟失(易失性)。2/3/2023125.3.2SRAM的讀寫原理

采用雙譯碼方式來(lái)進(jìn)行讀寫操作和組織更大的存儲(chǔ)容量。2/3/2023135.3.3SRAM的讀/寫周期波形圖(1)讀出時(shí)間(tAQ)：從給出有效地址開(kāi)始到外部數(shù)據(jù)總線上穩(wěn)定地出現(xiàn)所讀出的數(shù)據(jù)時(shí)所經(jīng)歷的時(shí)間。(2)讀周期時(shí)間(tRC)

：指存儲(chǔ)器進(jìn)行兩次連續(xù)讀操作時(shí)的間隔時(shí)間。通常，tRC時(shí)間≥tAQ時(shí)間。1.SRAM的讀周期波形圖2/3/202314在SRAM的讀周期中，AB線總是最先有效。SRAM讀數(shù)據(jù)時(shí)，CS和OE信號(hào)必須同時(shí)有效，并由高電平轉(zhuǎn)為低電平。從AB線有效開(kāi)始，經(jīng)過(guò)讀出時(shí)間tAQ，I/O線上就會(huì)出現(xiàn)有效讀出數(shù)據(jù)。隨后，CS和OE信號(hào)恢復(fù)成高電平，只有到tRC之后，才允許AB線發(fā)生改變。2.SRAM的寫周期波形圖2/3/202315在SRAM的寫周期中，仍然是地址線最先有效，接著是CS和WE低電平有效，兩者相“與”的寬度應(yīng)=寫周期時(shí)間tWC。這時(shí)，I/O線上必須置有效寫入數(shù)據(jù)，并在寫入數(shù)據(jù)時(shí)間段tWD內(nèi)將數(shù)據(jù)寫入到存儲(chǔ)器中。完成了寫操作之后，即撤消WE和CS命令。為了保證寫操作的可靠性，I/O線上的寫入數(shù)據(jù)還需要有一段維持時(shí)間tHD，CS的維持時(shí)間一般都比讀周期時(shí)間長(zhǎng)。通常，tRC時(shí)間=tWC時(shí)間，因此把兩者被統(tǒng)稱為存取周期。5.3節(jié)思考題：1.SRAM采用何種方式保存信息？2.簡(jiǎn)述SRAM讀、寫周期波形圖。2/3/2023165.4.DRAM存儲(chǔ)器5.4.1DRAM存儲(chǔ)器的工作原理

利用電容存儲(chǔ)電荷原理存儲(chǔ)數(shù)據(jù)，依靠定時(shí)刷新和讀后再生對(duì)信息進(jìn)行保存，如果電容上有足夠的電荷，存儲(chǔ)“1”，否則，存儲(chǔ)“0”。1.DRAM寫1到存儲(chǔ)元的原理輸出緩沖器/讀放和刷新緩沖器被關(guān)閉，輸入緩沖器被打開(kāi)，R/W線低電平，輸入數(shù)據(jù)DIN=1被送到存儲(chǔ)元位線上，行線高電平，打開(kāi)MOS管，位線上的高電平給電容器充電，從而存儲(chǔ)“1”。2/3/2023172.DRAM寫0到存儲(chǔ)元的原理

輸出緩沖器/讀放和刷新緩沖器被關(guān)閉，輸入緩沖器被打開(kāi)，輸入數(shù)據(jù)DIN=0被送到存儲(chǔ)元位線上；行線高電平，打開(kāi)MOS管，電容電荷通過(guò)MOS管和位線放電，從而存儲(chǔ)“0”。2/3/2023183.DRAM從存儲(chǔ)元讀“1”輸入緩沖器和刷新緩沖器被關(guān)閉，輸出緩沖器被打開(kāi)，R/W線和行線均為高電平，打開(kāi)MOS管，電容器上所存數(shù)據(jù)1被送到位線上，再通過(guò)輸出緩沖器發(fā)送到DOUT=1。2/3/2023194.DRAM的刷新過(guò)程DRAM讀出1后，輸入緩沖器被關(guān)閉，刷新緩沖器和輸出緩沖器被打開(kāi)，讀出數(shù)據(jù)DOUT=1，經(jīng)刷新緩沖器送到位線上，再經(jīng)MOS管將1寫到電容上。圖5-15刷新存儲(chǔ)元12/3/202320A0～A9A10～A195.4.2

DRAM的邏輯結(jié)構(gòu)DRAM與SRAM相比：①增加了行、列地址鎖存器。②增加了刷新計(jì)數(shù)器和相應(yīng)的控制電路。5.4.3DRAM讀寫周期與刷新周期DRAM讀周期和寫周期是指從行選通線RAS下降沿開(kāi)始，到下一個(gè)RAS信號(hào)的下降沿為止的時(shí)間段，即CPU連續(xù)兩個(gè)讀周期的時(shí)間間隔。2/3/202321通常情況下，DRAM的讀周期=寫周期。1.DRAM的讀周期當(dāng)?shù)刂肪€上的行地址有效時(shí)，行選通線RAS低電平有效，打入行地址鎖存器；接著，地址線上傳送列地址，并用列選通信號(hào)CAS(低電平有效)打入列地址鎖存器。經(jīng)行、列地址譯碼，讀/寫命令R/W=1，高電平有效，數(shù)據(jù)線上便出現(xiàn)有效的輸出數(shù)據(jù)。2/3/2023222.DRAM的寫周期R/W=0，低電平有效，此時(shí)，數(shù)據(jù)線上必須送入準(zhǔn)備寫入的有效數(shù)據(jù)DIN(1或0)。2/3/2023233.DRAM的刷新(1)DRAM為什么要有刷新操作？(2)刷新周期：指DRAM刷新一行所需要的時(shí)間。(3)刷新間隔：指從某一行本次刷新到下一次刷新的間隔時(shí)間。(4)刷新方式①集中刷新。在每個(gè)刷新周期內(nèi)，對(duì)DRAM的所有行都刷新一遍。2/3/202324優(yōu)點(diǎn)：讀寫操作不受刷新操作影響，存取速度較快。缺點(diǎn)：刷新期間必須停止讀寫，稱為“死區(qū)”。②分散刷新。在正常的讀/寫周期之間插入行刷新。刷新間隔時(shí)間=刷新周期/行數(shù)。優(yōu)點(diǎn)：避免了CPU連續(xù)長(zhǎng)時(shí)間等待，刷新總時(shí)間與集中刷新相同。缺點(diǎn)：拉長(zhǎng)了系統(tǒng)存取周期，降低了整機(jī)速度。2/3/202325③異步刷新集中式刷新與分散式刷新的綜合。既充分利用了刷新間隔時(shí)間，又能保證系統(tǒng)的高效性。優(yōu)點(diǎn)：減少了刷新次數(shù)，選用性較好。缺點(diǎn)：仍有死區(qū)，但比集中刷新方式小得多。(5)刷新控制①異步控制②同步控制③半同步控制2/3/202326

5.4.4

主存容量的擴(kuò)展

d=擴(kuò)充后的存儲(chǔ)器總?cè)萘?所用芯片的容量1.位擴(kuò)展：增加芯片的存儲(chǔ)字長(zhǎng)。連接方式：AB線和CB線公用，與每個(gè)芯片連接，DB線單獨(dú)分開(kāi)與芯片的I/O端連接。例5.2：給定1M×4位SRAM芯片，要求組成一個(gè)容量為1M×8位的SRAM存儲(chǔ)器，并畫出連接示意圖。解：d=(1M×8)/(1M×4)=2(片)。主存容量1M不變，存儲(chǔ)字長(zhǎng)8位。連接方法：AB線和CB線作為公用線與兩個(gè)芯片連接，DB線分為高4位和低4位，高4位與SRAM2芯片的I/O端連接，低4位與SRAM1芯片的I/O端連接，如下圖所示。2/3/2023272/3/202328

例5.3：利用64K×1的SRAM芯片，采用位擴(kuò)充方式設(shè)計(jì)一個(gè)64K×8的存儲(chǔ)器，并畫出該存儲(chǔ)器邏輯框圖。解:d=(64K×8)/(64K×1)=8(片)。CPU的16根AB線和8根DB線與各芯片相連，芯片的16根AB線、1根DB線，把8個(gè)芯片的AB線A15-A0分別連在一起，各芯片的CS線及WE線也分別連到一起，DB線D7-D0各自獨(dú)立，每片代表一位。如右圖所示。

2/3/202329

2.字?jǐn)U展：增加存儲(chǔ)字的數(shù)量，位數(shù)不變。AB線、DB線、WE線并聯(lián)，由CS信號(hào)來(lái)區(qū)分各個(gè)芯片。例5.4：利用16K×8的SRAM芯片，采用字?jǐn)U充方式組成64K×8的存儲(chǔ)器，并畫出該存儲(chǔ)器的邏輯框圖。解：d=(64K×8(/(16K×8)=4(片)。CPU的16根AB線、8根DB線與存儲(chǔ)器相連；存儲(chǔ)芯片有14根AB線、8根DB線，其中4個(gè)芯片的AB線A13-A0、DB線D7-D0及讀寫CB線WE并聯(lián)在一起，CPU高位AB線A15、A14經(jīng)過(guò)一個(gè)地址譯碼器產(chǎn)生4個(gè)CS信號(hào)，分別選中4個(gè)芯片中的一個(gè)。存儲(chǔ)器的邏輯框圖下圖所示。2/3/2023303.字位擴(kuò)展字?jǐn)?shù)方向和位數(shù)方向同時(shí)擴(kuò)展，增加存儲(chǔ)字的數(shù)量和存儲(chǔ)字長(zhǎng)，以構(gòu)成容量較大的存儲(chǔ)器。2/3/2023315.4節(jié)思考題1.簡(jiǎn)述DRAM的寫“1”、寫“0”和讀“1”過(guò)程。2.DRAM為什么要進(jìn)行刷新操作？有哪些刷新方式？各種刷新方式有何優(yōu)缺點(diǎn)？3.擴(kuò)展主存容量時(shí)，如何計(jì)算所需芯片的數(shù)量？2/3/2023325.5Cache存儲(chǔ)器5.5.1程序局部性原理

Cache技術(shù)利用程序局部性原理，把程序中正在使用的部分存放在一個(gè)高速的容量較小的Cache中，使CPU的訪存操作大多數(shù)只針對(duì)Cache進(jìn)行，以提高程序的執(zhí)行速度。5.5.2Cache的功能解決CPU和主存之間速度不匹配問(wèn)題，高速地向CPU提供指令和數(shù)據(jù)，加快程序的執(zhí)行速度。2/3/2023335.6.3Cache的基本原理2/3/2023345.5.4cache命中率增加一個(gè)cache，相當(dāng)于在性能上使主存的平均讀出時(shí)間接近于cache的讀出時(shí)間。為此，在存儲(chǔ)器訪問(wèn)中，cache的命中率應(yīng)盡可能接近于1。在一個(gè)程序執(zhí)行期間，設(shè)Nc代表Cache完成存取的總次數(shù)，Nm代表主存完成存取的總次數(shù)，h代表Cache的命中率，則：h=Nc/(Nc+Nm)若tc代表命中時(shí)cache訪問(wèn)時(shí)間，tm代表命中時(shí)主存訪問(wèn)時(shí)間，1-h表示未命中率，則cache/主存系統(tǒng)的平均訪問(wèn)時(shí)間ta為：ta=htc+(1-h)tm。2/3/202335設(shè)r=tm/tc表示主存慢于cache的倍率，e表示訪問(wèn)效率，則有：

e=tc/ta=tc/htc+(1-h)tm=1/h+(1-h)r=1/r+(1-r)h例5.5：CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知cache存取周期為50ns，主存存取周期為25ns，求cache/主存系統(tǒng)的效率和平均訪問(wèn)時(shí)間。解：h=Nc/(Nc+Nm)=1900/(1900+100)=0.95r=tm/tc=250ns/50ns=5e=1/(r+(1-r)h=1/((5+(1-5)×0.95)≈83.3%ta=tc/e=50ns/0.833≈60ns。2/3/2023365.5.5主存與cache的地址映射1.全相聯(lián)映射主存的任何一個(gè)塊都可以直接拷貝到Cache中的任意一行上。靈活較好，塊沖突概率低，空間利用率最高，地址變換速度慢，成本高，只適合于小容量的Cache采用。

2/3/2023372.直接映射

只能將一個(gè)主存塊拷貝到Cache中的一個(gè)特定行位置上去。若Cache的這一行中已經(jīng)有內(nèi)容，則會(huì)產(chǎn)生塊沖突，原來(lái)的塊將被無(wú)條件地替換出去。2/3/2023383.組相聯(lián)映射方式全相聯(lián)映射和直接映射的折衷方案。

將主存按Cache大小等分成若干個(gè)區(qū)，再將cache和主存中的每個(gè)區(qū)等分成大小相同的若干組，組間采用直接映射方式，組內(nèi)采用全相聯(lián)映射方式。2/3/2023395.5.6

Cache中主存塊的替換算法1.RND算法(隨機(jī)替換)不管Cache的使用情況如何，只根據(jù)一個(gè)隨機(jī)數(shù)從特定的行位置隨機(jī)選擇一個(gè)主存塊替換掉。優(yōu)點(diǎn)：硬件實(shí)現(xiàn)容易，速度較快。缺點(diǎn)：Cache命中率和工作效率可能被降低。2.FIFO算法(先進(jìn)先出)

按照主存塊調(diào)入Cache的先后次序來(lái)決定替換的順序，最先進(jìn)入Cache的塊為被替換的塊。優(yōu)點(diǎn)：硬件實(shí)現(xiàn)容易，開(kāi)銷小。缺點(diǎn)：需要記錄每個(gè)塊進(jìn)入Cache的先后次序，一些2/3/202340經(jīng)常需要使用而又最早進(jìn)入Cache的程序可能被替換掉。3.LRU算法(近期最少使用)將CPU近期最少使用的塊作為被替換的塊。每行設(shè)置一個(gè)計(jì)數(shù)器記錄Cache中各塊的使用情況。新行建立后，從0行開(kāi)始計(jì)數(shù)，每訪問(wèn)一次，被訪問(wèn)行的計(jì)數(shù)器+1。替換時(shí)，比較計(jì)數(shù)器的值，計(jì)數(shù)值最小的一行將被換出，計(jì)數(shù)器清零。2/3/202341第五章課后練習(xí)題及答案一.單選1.動(dòng)態(tài)半導(dǎo)體存儲(chǔ)器的特點(diǎn)是()。A.在工作中存儲(chǔ)器內(nèi)容會(huì)產(chǎn)生變化B.每次讀出后，需要根據(jù)原存內(nèi)容重新寫入一遍C.每隔一定時(shí)間，需要根據(jù)原存內(nèi)容重新寫入一遍D.在工作中需要?jiǎng)討B(tài)地改變?cè)L存地址2.高速緩沖存儲(chǔ)器cache一般采取()。A.隨機(jī)存取方式B.順序存取方式C.半順序存取方式D.只讀不寫方式3.若存儲(chǔ)周期250ns，每次讀出16位，則該存儲(chǔ)器的數(shù)據(jù)傳送率為()。A.4×106字節(jié)/秒B.4M字節(jié)/秒C.8×106字節(jié)/秒D.8字節(jié)/秒4.半導(dǎo)體靜態(tài)存儲(chǔ)器SRAM的存儲(chǔ)原理是()。A.信息不再變化B.依靠定時(shí)刷新C.依靠讀后再生D.依靠雙穩(wěn)態(tài)電路5.下列關(guān)于存儲(chǔ)器的敘述正確的是()。A.CPU的訪存時(shí)間取決于存儲(chǔ)器的容量B.DRAM需要定時(shí)刷新2/3/202342C.CPU可隨機(jī)訪問(wèn)ROM中的任一單元D.ROM和RAM統(tǒng)一編址6.輔助存儲(chǔ)器的容量取決于()。A.CPU的數(shù)據(jù)寬度B.CPU的地址寬度C.CPU的數(shù)據(jù)和地址寬度D.與CPU類型無(wú)關(guān)7.下列存儲(chǔ)結(jié)構(gòu)中，()對(duì)程序員是透明的。A.通用寄存器B.主存C.控制存儲(chǔ)器D.堆棧8.CPU可以直接訪問(wèn)的存儲(chǔ)器是()。A.磁盤B.磁帶C.光盤D.主存9.若由高速緩存、主存、硬盤構(gòu)成三級(jí)存儲(chǔ)體系，則CPU訪問(wèn)該存儲(chǔ)體系時(shí)發(fā)送的地址是()。A.高速緩存地址B.虛擬地址C.主存物理地址D.磁盤地址10.在三級(jí)存儲(chǔ)體系結(jié)構(gòu)中，主存與cache之間的信息調(diào)度過(guò)程，對(duì)()是不透明的。A.應(yīng)用程序員B.系統(tǒng)程序員C.操作系統(tǒng)D.硬件設(shè)計(jì)人員11.下列存儲(chǔ)器中，()的速度最快。A.主存B.磁盤C.磁帶D.控制存儲(chǔ)器12.某RAM芯片的容量為128K×16位，除電源和接地端外，該芯片引出線的最少數(shù)目是()。2/3/202343A.33B.35C.25D.2613.半導(dǎo)體靜態(tài)存儲(chǔ)器是指()。A.使用電容進(jìn)行記憶B.只要維持電源就能保存記憶C.一般情況只能讀出D.以上都不是14.動(dòng)態(tài)RAM利用()存儲(chǔ)信息。A.門電路B.寄存器C.電容D.觸發(fā)器15.EEPROM是()存儲(chǔ)器。A.固定掩模型B.一次可編程寫入型C.紫外線擦除可編程寫入型D.以上都不是16.一般說(shuō)來(lái)，直接映射常用在()。A.小容量cacheB.大容量高速cacheC.小容量低速cacheD.大容量低速cache17.在下列cache替換算法中，一般說(shuō)來(lái)()的速度最快。A.隨同法B.先進(jìn)先出法C.后進(jìn)先出法D.近期最少使用法18.組相聯(lián)映射和全相聯(lián)映射通常適合于()。A.小容量cacheB.大容量cacheC.小容量ROMD.大容量ROM19.存儲(chǔ)器的隨機(jī)訪問(wèn)方式是指()。A.可隨意訪問(wèn)存儲(chǔ)器B.按隨機(jī)文件訪問(wèn)存儲(chǔ)器2/3/202344C.可對(duì)存儲(chǔ)器進(jìn)行讀出與寫入D.可按地址訪問(wèn)存儲(chǔ)器任一編址單元，其訪問(wèn)時(shí)間相同且與地址無(wú)關(guān)20.下列敘述正確的是()。A.主存可由RAM和ROM組成B.主存只能由ROM組成C.主存只能由RAM組成D.主存只能由SRAM組成21.設(shè)機(jī)器字長(zhǎng)為32位，一個(gè)容量為16MB的存儲(chǔ)器，CPU按半字尋址，其尋址范圍是()。A.16MB.8MC.4MD.2M22.設(shè)機(jī)器字長(zhǎng)為32位，存儲(chǔ)容量為16MB，若按雙字尋址，其尋址范圍是(D)。A.8MB.16MC.4MD.2M23.在程序的執(zhí)行過(guò)程中，cache與主存的地址映射是由()。A.操作系統(tǒng)不定期管理B.程序員調(diào)度的C.由硬件自動(dòng)完成的D.用戶軟件完成的二.填空1.存儲(chǔ)器是存放_(tái)__________的記憶設(shè)備。2._______是存儲(chǔ)器中最小的存儲(chǔ)單位。3.內(nèi)存的存儲(chǔ)容量是________的總和。2/3/2023454.計(jì)算機(jī)多級(jí)存儲(chǔ)器體系結(jié)構(gòu)由________構(gòu)成。5.Cache是位于位于_________之間的存儲(chǔ)器。6.與主存儲(chǔ)器相比，cache的存取速度_____，存儲(chǔ)容量_____。7.主存能和cache交換___________。8.SRAM的優(yōu)點(diǎn)是存取速度_____，但存儲(chǔ)容量比DRAM_____。9.利用64K×1的SRAM芯片，采用位擴(kuò)充方式設(shè)計(jì)一個(gè)64×8的存儲(chǔ)器，需要____個(gè)芯片。10.利用16K×8的SRAM芯片，采用字?jǐn)U充方式組成64K×8的存儲(chǔ)器，需要__個(gè)芯片。11.CPU與Cache間以__為單位交換數(shù)據(jù)；Cache與主存間以__為單位交換數(shù)據(jù)。12.主存中的任何一個(gè)塊都可以直接拷貝到C