數(shù)字電路 康華光(第五版)ch6時序邏輯電路

6.時序邏輯電路6.1時序邏輯電路的基本概念6.2同步時序邏輯電路的分析6.3同步時序邏輯電路的設(shè)計6.4異步時序邏輯電路的分析6.5若干典型的時序邏輯集成電路1本章要求2、熟練掌握時序邏輯電路的分析方法。1、熟練掌握時序邏輯電路的描述方式及其相互轉(zhuǎn)換。3、熟練掌握同步時序邏輯電路的設(shè)計方法。4、熟練掌握典型時序邏輯電路——計數(shù)器、寄存器、移位寄存器的邏輯功能及其應(yīng)用。26.1時序邏輯電路的基本概念一、時序邏輯電路的一般化模型*電路由組合電路和存儲電路組成。*電路存在反饋。結(jié)構(gòu)特征:3輸出方程:

O＝f

(I，S

)激勵方程:

E＝g(I，S)狀態(tài)方程:

Sn+1＝h(E，Sn

)輸出信號與輸入信號、狀態(tài)變量的關(guān)系式激勵信號與輸入信號、狀態(tài)變量的關(guān)系式存儲電路從現(xiàn)態(tài)到次態(tài)的轉(zhuǎn)換關(guān)系式4二、時序邏輯電路的分類同步時序邏輯電路：存儲電路中所有觸發(fā)器有一個統(tǒng)一的時鐘源，它們的狀態(tài)在同一時刻更新。

異步時序邏輯電路：沒有統(tǒng)一的時鐘脈沖或沒有時鐘脈沖，電路的狀態(tài)更新不是同時發(fā)生的。

5輸出方程組激勵方程組

狀態(tài)方程組1.邏輯方程組（輸出、激勵、狀態(tài)方程）三、時序電路功能的描述方法6輸出方程組狀態(tài)方程組2.狀態(tài)表狀態(tài)轉(zhuǎn)換真值表XQ1nQ0nQ1n+1Q0n+1Z000001010011100101110111XQ1nQ0nQ1n+1Q0n+1Z00000011010101111000101011001110XQ1nQ0nQ1n+1Q0n+1Z0000000101010010110110000101101101011110XQ1nQ0nQ1n+1Q0n+1Z0000000010010100010110011001001010101101101110107將狀態(tài)轉(zhuǎn)換真值表轉(zhuǎn)換為狀態(tài)表狀態(tài)表XQ1nQ0nQ1n+1Q0n+1Z000000001001010001011001100100101010110110111010X=0X=100011011狀態(tài)轉(zhuǎn)換真值表X=0X=10000/0011011X=0X=10000/00100/11011X=0X=10000/00100/11000/11100/1X=0X=10000/010/00100/101/11000/111/01100/101/080/01/00/11/00/11/00/11/03.狀態(tài)圖X/Z狀態(tài)表X=0X=10000/010/00100/101/11000/111/01100/101/094.時序圖時序邏輯電路的四種描述方式是可以相互轉(zhuǎn)換的時序邏輯電路的工作波形圖01/000/111/000/110/000/001/000/111100001狀態(tài)表1010根據(jù)給定的時序邏輯電路圖，分析其在輸入信號的作用下，輸出信號和電路狀態(tài)變化的規(guī)律，進(jìn)而確定電路的邏輯功能。6.2同步時序邏輯電路的分析一般步驟:1.了解電路的組成：輸入、輸出信號、觸發(fā)器的類型等；４.確定電路的邏輯功能。3.根據(jù)輸出方程和狀態(tài)方程列出狀態(tài)表或畫出狀態(tài)圖和時序圖；2.根據(jù)給定的時序電路圖,寫出邏輯方程組；11例:試分析如圖所示時序電路的邏輯功能。由兩個JK觸發(fā)器組成的同步時序電路。解：1.了解電路組成。2.列邏輯方程組。輸出方程組激勵方程組12將激勵方程分別代入JK觸發(fā)器的特性方程得到狀態(tài)方程組整理得：FF2FF1133.列出其狀態(tài)表，畫出狀態(tài)轉(zhuǎn)換圖和波形圖Y=Q2Q1

11100100X=1X=0狀態(tài)表10/100/101/011/000/010/011/001/014狀態(tài)圖10/100/11101/011/01000/010/00111/001/000X=1X=0畫出狀態(tài)圖15根據(jù)狀態(tài)轉(zhuǎn)換表，畫出波形圖。1100011001111000010010110100X=1X=0Y011011001110010016X=0時電路功能：可逆計數(shù)器X=1時Y可理解為進(jìn)位或借位端。電路進(jìn)行加1計數(shù)電路進(jìn)行減1計數(shù)。４.確定電路的邏輯功能.17例2分析下圖所示的同步時序電路。激勵方程組輸出方程組Z0=Q0Z1=Q1Z2=Q21.根據(jù)電路列出邏輯方程組:18得狀態(tài)方程2.列出其狀態(tài)表將激勵方程代入D觸發(fā)器的特性方程得狀態(tài)方程Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1000001001010010100011110100001101010110100111110Q2nQ1nQ0nQ2n+1Q1n+1Q0n+100000010010101111000101011011111Q2nQ1nQ0nQ2n+1Q1n+1Q0n+10000000101010100111110000101011101011111Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1000001010011100101110111193.畫出狀態(tài)圖

110111100110010101001100110011100010010001001000狀態(tài)表110111100110010101001100110011100010010001001000203.畫出時序圖00010001000110001000100101021由狀態(tài)圖可見，電路的有效狀態(tài)是三位循環(huán)碼。從時序圖可看出，電路正常工作時，各觸發(fā)器的Q端輪流出現(xiàn)一個寬度為一個CP周期脈沖信號,循環(huán)周期為3TCP。電路的功能為脈沖分配器或順序脈沖產(chǎn)生器。4、邏輯功能分析22米利型和穆爾型時序電路電路的輸出是輸入變量及觸發(fā)器狀態(tài)變量的函數(shù)，這類時序電路亦稱為米利型電路米利型電路23電路輸出僅僅取決于各觸發(fā)器的狀態(tài)，而不受電路當(dāng)時的輸入信號影響或沒有輸入變量，這類電路稱為穆爾型電路穆爾型電路

246.3同步時序邏輯電路的設(shè)計時序邏輯電路的設(shè)計是根據(jù)實際邏輯問題的要求，設(shè)計出能實現(xiàn)給定邏輯功能的電路。同步時序電路的設(shè)計過程：251、根據(jù)給定的邏輯功能建立原始狀態(tài)圖和原始狀態(tài)表2、狀態(tài)化簡合并等價狀態(tài)，消去多余狀態(tài)，求出最簡狀態(tài)圖

。在相同的輸入下有相同的輸出，并轉(zhuǎn)換到同一個次態(tài)去的兩個狀態(tài)稱為等價狀態(tài)。

①明確電路的輸入條件和相應(yīng)的輸出要求，分別確定輸入變量和輸出變量的數(shù)目和符號。②找出所有可能的狀態(tài)，以及狀態(tài)之間的轉(zhuǎn)換關(guān)系，建立原始狀態(tài)圖。③根據(jù)原始狀態(tài)圖建立原始狀態(tài)表。263、狀態(tài)編碼（狀態(tài)分配）4、選擇觸發(fā)器的類型6、畫出邏輯圖并檢查自啟動能力給每個狀態(tài)賦以二進(jìn)制代碼的過程根據(jù)狀態(tài)數(shù)確定狀態(tài)編碼的位數(shù)（觸發(fā)器的個數(shù)），5、確定電路的激勵方程組和輸出方程組

（M:狀態(tài)數(shù)；n:觸發(fā)器的個數(shù)）2n-1<M≤2n

畫出編碼形式的狀態(tài)圖和狀態(tài)表27例1

設(shè)計一個串行數(shù)據(jù)檢測器。要求電路在輸入信號X出現(xiàn)110序列時，輸出信號Z為1，否則為0。a——初始狀態(tài);b——輸入1后;c——輸入11后;d——輸入110后。1)確定輸入、輸出變量及狀態(tài):輸入變量：X狀態(tài)數(shù)：4個輸出變量：Z解:1、根據(jù)給定的邏輯功能建立原始狀態(tài)圖和原始狀態(tài)表2)建立原始狀態(tài)圖和狀態(tài)表282.狀態(tài)化簡2)建立原始狀態(tài)圖和狀態(tài)表現(xiàn)態(tài)次態(tài)/輸出X=0X=1aa

/0b

/0ba

/0c

/0cd/1c/0da/0b/0現(xiàn)態(tài)次態(tài)／輸出X=0X=1aa/0b

/0ba

/0c/0ca/1c

/0abc0/01/00/01/01/00/1293、狀態(tài)編碼令a=00，b=01，c=11，Q1nQ0nQ1n+1Q0n+1／ZX=0X=10000

/001

/00100

/011

/01100

/111

/04、選擇觸發(fā)器的類型觸發(fā)器個數(shù):兩個。類型：采用對CP下降沿敏感的JK觸發(fā)器。abc0/01/00/01/01/00/130

5.求激勵方程和輸出方程狀態(tài)表及激勵信號K0J0K1J1驅(qū)動信號ZX0000000××00010100××10100000111101100011111100××1×01×0××1×1×0J1、K1、J0、K0、是觸發(fā)器現(xiàn)態(tài)還是次態(tài)的函數(shù)？Q1nQ0nQ1n+1Q0n+1／ZX=0X=10000

/001

/00100

/011

/01100

/111

/031

激勵方程輸出方程32

6、畫出邏輯圖,并檢查自啟動能力激勵方程輸出方程33Q1nQ0n為10100001110/01/00/01/01/00/10/11/0能自啟動檢查自啟動能力當(dāng)X=0時驅(qū)動方程輸出方程J1

=0,K1

=1;J0

=0,K0

=1Q1n+1Q0n+1=00,Z=1當(dāng)X=1時J1

=0,K1

=0;J0

=1,K0

=0Q1n+1Q0n+1=11,Z=034修改電路輸出方程35例2:用D觸發(fā)器設(shè)計狀態(tài)變化滿足下狀態(tài)圖的時序邏輯電路361、列出原始狀態(tài)表原始狀態(tài)表f/1a/0gf/1g/0ff/1a/0ef/1e/0dd/0a/0cd/0c/0bb/0a/0aA=1A=0次態(tài)/輸出（Sn+1/Y）現(xiàn)態(tài)（Sn）37f/1a/0gf/1g

/0ff/1a/0ef/1e/0dd/0a/0cd/0c/0bb/0a/0aA=1A=0次態(tài)/輸出（Sn+1/Y）現(xiàn)態(tài)（Sn）第一次化簡狀態(tài)表f/1e/0ff/1a/0ef/1e/0dd/0a/0cd/0c/0bb/0a/0aA=1A=0次態(tài)/輸出（Sn+1/Y）現(xiàn)態(tài)（Sn）2、狀態(tài)表化簡38第一次化簡狀態(tài)表f/1e/0ff/1a/0ef/1e/0dd/0a/0cd/0c/0bb/0a/0aA=1A=0次態(tài)/輸出（Sn+1/Y）現(xiàn)態(tài)（Sn）第二次化簡狀態(tài)表d/1a/0ed/1e/0dd/0a/0cd/0c/0bb/0a/0aA=1A=0次態(tài)/輸出（Sn+1/Y）現(xiàn)態(tài)（Sn）39三種狀態(tài)分配方案狀態(tài)方案1自然二進(jìn)制碼方案2格雷碼方案3“一對一”a00000000001b00100100010c01001100100d01101001000e100110100003、狀態(tài)編碼40011/1000/0100011/1100/0011011/0000/0010011/0010/0001001/0000/0000A=1A=0次態(tài)/輸出（Sn+1/Y）現(xiàn)態(tài)（Sn）已分配狀態(tài)的狀態(tài)表a=000;b=001;c=010;d=011;e=100最簡狀態(tài)表d/1a/0ed/1e/0dd/0a/0cd/0c/0bb/0a/0aA=1A=0次態(tài)/輸出（Sn+1/Y）現(xiàn)態(tài)（Sn）41狀態(tài)轉(zhuǎn)換真值表11101001000000011110111000010110011010100000001001101100001001000100100000000000Y(D0)(D1)(D2)A4、求激勵方程、輸出方程42

435、畫出邏輯電路446、畫出完整的狀態(tài)圖，檢查電路能否自啟動。45例3用D觸發(fā)器設(shè)計一個8421BCD碼同步十進(jìn)制加計數(shù)器。000010019100100018000111107111001106011010105101000104001011003110001002010010001100000000次態(tài)現(xiàn)態(tài)計數(shù)脈沖CP的順序解：1、根據(jù)給定的邏輯功能建立原始狀態(tài)圖和原始狀態(tài)表46000010019100100018000111107111001106011010105101000104001011003110001002010010001100000000次態(tài)現(xiàn)態(tài)計數(shù)脈沖CP的順序2、確定激勵方程組0000000100011110011010100010110001001000驅(qū)動信號4748493、畫出邏輯圖，并檢查自啟動能力50畫出完全狀態(tài)圖電路具有自啟動能力516.4異步時序邏輯電路的分析分析步驟:3.確定電路的邏輯功能2.列出狀態(tài)轉(zhuǎn)換表或畫出狀態(tài)圖和時序圖1.寫出邏輯方程組b)輸出方程c)驅(qū)動方程d)狀態(tài)方程a)時鐘方程52（1）分析狀態(tài)轉(zhuǎn)換時必須考慮各觸發(fā)器的時鐘信號作用情況；有作用，則令cpn=1；否則cpn=0根據(jù)激勵信號確定那些cpn=1的觸發(fā)器的次態(tài)，cpn=0的觸發(fā)器則保持原有狀態(tài)不變。（2）每一次狀態(tài)轉(zhuǎn)換必須從輸入信號所能觸發(fā)的第一個觸發(fā)器開始逐級確定；（3）每一次狀態(tài)轉(zhuǎn)換都有一定的時間延遲。注意:53例：分析如圖所示異步電路。解：1.寫出邏輯方程組①時鐘方程②輸出方程③驅(qū)動方程CP0=CP④狀態(tài)方程CP1=Q0

54

2.列狀態(tài)表、畫狀態(tài)圖11111111010時鐘方程輸出方程CP0=CP狀態(tài)方程CP1=Q0111001CP0CP1Q0nQ1nCP011011Z狀態(tài)表100000001（CP=0表示無時鐘上升沿，CP=1表示有時鐘上升沿）55111010111001Q0nQ1nCP011011Z狀態(tài)表0000013.邏輯功能該電路是一個異步四進(jìn)制減計數(shù)器（2位異步二進(jìn)制減計數(shù)器），Z信號的上升沿可觸發(fā)借位操作。56例：分析如圖所示異步時序邏輯電路.

時鐘方程解：(1)列出邏輯方程組57010100000cp0cp1cp2111011101001110↓↓↓↓↓↓↓↓(2)列出狀態(tài)表10110010110100000000011110000110100000010001111158電路是一個異步五進(jìn)制加計數(shù)電路。(4)邏輯功能分析(3)畫出狀態(tài)圖596.5若干典型的時序邏輯集成電路6.5.1寄存器寄存器存放（取出）數(shù)碼的方式有串行和并行兩種：并行方式：數(shù)碼從各對應(yīng)位輸入（出）端同時輸入（出）。串行方式：數(shù)碼從一個輸入（出）端逐位輸入（出）。寄存器的基本操作：讀/寫/清零。寄存器是數(shù)字系統(tǒng)中用來存儲代碼或數(shù)據(jù)的邏輯部件。寄存器實際上是若干觸發(fā)器的集合。一個觸發(fā)器能存儲1位二進(jìn)制代碼，存儲n位二進(jìn)制代碼的寄存器需要用n個觸發(fā)器組成。608位CMOS寄存器74HC/HCT3741111110111一、數(shù)碼寄存器僅有寄存數(shù)碼的功能618位CMOS寄存器74HC/HCT374高阻HH↑H高阻LL↑H存入數(shù)據(jù)，禁止輸出HH↑L對應(yīng)內(nèi)部觸發(fā)器的狀態(tài)LL↑L存入和讀出數(shù)據(jù)Q0~Q7DiCP輸出內(nèi)部觸發(fā)器輸入工作模式62二、移位寄存器既能寄存數(shù)碼，又能在時鐘脈沖的作用下使數(shù)碼向高位或向低位順序移動的邏輯功能部件。按移動方式分單向移位寄存器雙向移位寄存器左移位寄存器右移位寄存器631、單向移位寄存器（a）電路串行數(shù)據(jù)輸入端串行數(shù)據(jù)輸出端并行數(shù)據(jù)輸出端64D3=Q2D1=Q0D0=DSIQ0n+1=D0=DSIQ1n+1=D1=Q0nQ2n+1=D2=Q1nQ3n+1=D3=Q2n激勵方程：狀態(tài)方程：(b)工作原理D2=Q1輸出方程：DSO=Q3651

1

0

1

1

0

1

10

1

1

00

00

00

Q0

Q1

Q2

Q31CP2CP3CP4CP1010

00

1

1101DSI=11010000，從高位開始輸入Q0n+1=DSIQ1n+1=Q0nQ2n+1=Q1nQ3n+1=Q2nDSO=Q3n

1

0

1

1660

00

01

00

1

0

1

0

1

1Q0Q1Q2Q35CP6CP7CP001

0

1

00000DSI=11010000,從高位開始輸入Q0n+1=DSIQ1n+1=Q0nQ2n+1=Q1nQ3n+1=Q2nDSO=Q3n11014CP167寄存器分類（按輸入/輸出方式分）并行輸入/并行輸出串行輸入/并行輸出并行輸入/串行輸出串行輸入/串行輸出FF3FF1FF0d0d1d2d3Q0Q1Q2Q3FF2dQ0Q1Q2Q3FF3FF1FF0FF2d0d1d2d3QFF3FF1FF0FF2QdFF3FF1FF0FF268典型集成電路內(nèi)部邏輯圖8位移位寄存器74HC/HCT164DSI=DSADSB69(2)雙向移位寄存器多功能移位寄存器工作模式簡圖高位移向低位----左移低位移向高位----右移70實現(xiàn)方案S1S0=00S1S0=01高位移向低位S1S0=10S1S0=11并行輸入不變低位移向高位71典型集成電路CMOS4位雙向移位寄存器74HC/HCT1947274HCT194的功能表

7DI3DI2DI1DI0DI3*DI2*DI1*DI0*↑××HHH6H××××↑H×LHH5L××××↑L×LHH4H××××↑×HHLH3L××××↑×LHLH2×××××××LLH1LLLL×××××××××LDI3DI2DI1DI0左移DSL右移DSRS0S1行并行輸入時鐘CP串行輸入控制信號清零輸出輸入73計數(shù)器的基本功能是對輸入時鐘脈沖進(jìn)行計數(shù)。它也可用于分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列及進(jìn)行數(shù)學(xué)運算等等。6.5.2計數(shù)器分類加法計數(shù)器減法計數(shù)器可逆計數(shù)器(按邏輯功能)異步計數(shù)器同步計數(shù)器(按計數(shù)脈沖引入方式)

二進(jìn)制計數(shù)器十進(jìn)制計數(shù)器

任意

進(jìn)制計數(shù)器(按計數(shù)制)74(1)異步二進(jìn)制計數(shù)器---4位異步二進(jìn)制加法計數(shù)器1、二進(jìn)制計數(shù)器CP0=CPCP1=Q0CP2=Q1CP3=Q275結(jié)論:

計數(shù)器的功能：不僅可以計數(shù)也可作為分頻器。CP0=CPCP1=Q0CP2=Q1CP3=Q2M=2476如考慮每個觸發(fā)器都有1tpd的延時，電路會出現(xiàn)什么問題？異步計數(shù)脈沖的最小周期Tmin=ntpd。（n為位數(shù)）

77典型集成電路中規(guī)模集成電路74HC/HCT393中集成了兩個4位異步二進(jìn)制計數(shù)器在5V、25℃工作條件下，74HC/HCT393中每級觸發(fā)器的傳輸延遲時間典型值為6ns。74HC/HCT393的邏輯符號78Q0在每個CP都翻轉(zhuǎn)一次Q1僅在Q0=1后的下一個CP到來時翻轉(zhuǎn)

T0=1T1=Q0Q3僅在Q0=Q1=Q2=1后的下一個CP到來時翻轉(zhuǎn)T2=Q0Q1Q2僅在Q0=Q1=1后的下一個CP到來時翻轉(zhuǎn)T3=Q0Q1Q24位二進(jìn)制計數(shù)器狀態(tài)表0000016111111500111140101113000111201101110010110010019000018011107001106010105000104011003001002010001000000Q0Q1Q2Q3進(jìn)位輸出電路狀態(tài)計數(shù)順序(2)同步二進(jìn)制加計數(shù)器采用T觸發(fā)器794位二進(jìn)制同步加計數(shù)器邏輯圖CE=0保持不變CE=1計數(shù)1T1T1T1T804位二進(jìn)制同步加計數(shù)器時序圖81

典型集成計數(shù)器74LVC1618274LVC161邏輯功能表輸入輸出清零預(yù)置使能時鐘預(yù)置數(shù)據(jù)輸入計數(shù)進(jìn)位CEPCETCPD3D2D1D0Q3Q2Q1Q0TCL××××××××LLLLLHL××↑D3D2D1D0D3D2D1D0*HHL××××××保持*HH×L×××××保持LHHHH↑××××計數(shù)*CR的作用？PE的作用？83例試用74LVC161構(gòu)成模216的同步二進(jìn)制計數(shù)器。842.二—十進(jìn)制計數(shù)器74HC/HCT390（2）接計數(shù)脈沖信號，將Q3與相連；將圖中電路分別按以下兩種方式連接，分析它們的邏輯功能。（1）接計數(shù)脈沖信號，將Q0與相連；85兩種連接方式的狀態(tài)表計數(shù)順序連接方式1（8421碼）連接方式2（5421碼）Q3Q2Q1Q0Q0Q3Q2Q1000000000100010001200100010300110011401000100501011000601101001701111010810001011910011100100000000086

3.用集成計數(shù)器構(gòu)成任意進(jìn)制計數(shù)器

例：用74LVC161構(gòu)成九進(jìn)制加計數(shù)器。(1)反饋清零法

解：九進(jìn)制計數(shù)器應(yīng)有9個狀態(tài)，而74LVC161在計數(shù)過程中有16個狀態(tài)。如果設(shè)法跳過多余的7個狀態(tài)，則可實現(xiàn)模9計數(shù)器。87(2)反饋置數(shù)法

88（1）基本環(huán)形計數(shù)器置初態(tài)Q3Q2Q1Q0=0001，

狀態(tài)圖4.環(huán)形計數(shù)器第一個CP:Q3Q2Q1Q0=0010，

第二個CP:Q3Q2Q1Q0=0100，

第三個CP:Q3Q2Q1Q0=1000，

第四個CP:Q3Q2Q1Q0=0001，

第五個CP:Q3Q2Q1Q0=0010，

89a、電路（2）扭環(huán)形計數(shù)器b、狀態(tài)表狀態(tài)編號Q4Q3Q2Q1Q0000000100001200011300111401111511111611110711100811000910000c、狀態(tài)圖置初態(tài)Q4Q3Q2Q1Q0=00001，

90狀態(tài)編號Q4Q3Q2Q1Q0000000100001200011300111401111511111611110711100811000910000譯碼電路簡單,且不會出現(xiàn)競爭冒險916.7時序可編程邏輯器件6.7.1時序可編程邏輯器件中的宏單元6.7.2時序可編程邏輯器件的主要類型6.7.3通用陣列邏輯GAL926.7.1時序可編程邏輯器件中的宏單元931.通用陣列邏輯（GAL）GAL與PAL結(jié)構(gòu)類似，由可編程的與邏輯陣列、固定的或邏輯陣列和輸出電路組成，但輸出端增設(shè)了可編程的的輸出邏輯宏單元（OLMC）；電路設(shè)計者可根據(jù)需要通過編程可將OLMC設(shè)置為不同的工作狀態(tài)，產(chǎn)生組合、時序邏輯電路輸出，器件通用性強(qiáng)；GAL采用電可擦除的E2CMOS工藝可以多次編程。6.7.2時序可編程邏輯器件的主要類型946.7.2時序可編程邏