第21講-輸入輸出系統(tǒng)

實(shí)驗(yàn)課題4控制器設(shè)計(jì)實(shí)驗(yàn)內(nèi)容：按照題目要求設(shè)計(jì)計(jì)算機(jī)控制器的基本邏輯（不包括微操作信號(hào)產(chǎn)生電路），決定外部的端口（名稱、有效電平）和內(nèi)部各元件的連接，畫出系統(tǒng)框圖和邏輯圖，設(shè)計(jì)仿真數(shù)據(jù)，用VHDL編程和仿真。用層次結(jié)構(gòu)設(shè)計(jì)的方法設(shè)計(jì)控制器的指令部件。下層元件的設(shè)計(jì)已經(jīng)在實(shí)驗(yàn)3中完成。包括：程序計(jì)數(shù)器、指令寄存器、數(shù)據(jù)寄存器、地址寄存器、指令譯碼器等。本實(shí)驗(yàn)只需要做頂層設(shè)計(jì)。（2學(xué)時(shí)）1jlsheng@實(shí)驗(yàn)課題4控制器設(shè)計(jì)實(shí)驗(yàn)內(nèi)容：二、頂層設(shè)計(jì)

功能要求：

具有控制器的部分基本功能，能夠控制取指令操作、控制訪存取數(shù)據(jù)操作、控制訪存存數(shù)據(jù)操作、指令譯碼，等。

取指令機(jī)器周期：把程序計(jì)數(shù)器的內(nèi)容送到地址總線，延遲一段時(shí)間后把從存儲(chǔ)器中讀出的指令（通過數(shù)據(jù)總線讀入），送到指令寄存器；每取一個(gè)指令字程序計(jì)數(shù)器加1。

取數(shù)據(jù)機(jī)器周期：把地址寄存器的內(nèi)容送到地址總線，延遲一段時(shí)間后把從存儲(chǔ)器中讀出的數(shù)據(jù)（通過數(shù)據(jù)總線）送到數(shù)據(jù)寄存器。

存數(shù)據(jù)機(jī)器周期：把地址寄存器的內(nèi)容送到地址總線，把數(shù)據(jù)寄存器中的數(shù)據(jù)送到數(shù)據(jù)總線，延遲一段時(shí)間后結(jié)束。指令譯碼：假設(shè)操作碼在指令字的最高3位。2jlsheng@實(shí)驗(yàn)課題4控制器設(shè)計(jì)

提示1：控制器內(nèi)部數(shù)據(jù)通路，可以是總線結(jié)構(gòu)，也可以是直接連接結(jié)構(gòu)。

提示2：控制器與系統(tǒng)總線的連接方法，有兩種結(jié)構(gòu)可以考慮：①程序計(jì)數(shù)器、指令寄存器、數(shù)據(jù)寄存器、地址寄存器都與系統(tǒng)總線有直接連接。②只有數(shù)據(jù)寄存器和地址寄存器與系統(tǒng)總線連接。程序計(jì)數(shù)器和指令寄存器不與系統(tǒng)總線連接。程序計(jì)數(shù)器內(nèi)容必須先送到地址寄存器，然后才能到地址總線。從存儲(chǔ)器中讀出的指令必須先送到數(shù)據(jù)寄存器，然后才能到指令寄存器。三、仿真設(shè)計(jì)仿真波形數(shù)據(jù)，模擬取指令、訪存取數(shù)據(jù)、訪存存數(shù)據(jù)等操作。要考慮到所有可能的情況。在實(shí)驗(yàn)報(bào)告中必須清楚說明仿真波形數(shù)據(jù)是怎樣設(shè)計(jì)的。3jlsheng@計(jì)算機(jī)組成原理Principlesof

ComputerOrganization廣義雙語教學(xué)課程09/skyclass25/青島理工大學(xué)

校級(jí)精品課程/ec/C84/4jlsheng@第10章輸入輸出系統(tǒng)Chapter10Input/outputSystemInputsarethesignalsordatareceivedbythesystem,andoutputsarethesignalsordatasentfromit.I/Odevicesareusedbyaperson(orothersystem)tocommunicatewithacomputer.輸入輸出設(shè)備的編址輸入輸出的控制方式中斷方式DMA方式接口總線5jlsheng@輸入輸出系統(tǒng)包括外部設(shè)備（I/O設(shè)備，輔助存儲(chǔ)器）及其與主機(jī)之間的控制部件。§10．1輸入輸出系統(tǒng)概述Incomputing,input/output,orI/O,referstothecommunicationbetweenaninformationprocessingsystem(suchasacomputer),andtheoutsideworld–possiblyahuman,oranotherinformationprocessingsystem.I/OInterfaceisrequiredwhenevertheI/Odeviceisdrivenbytheprocessor.Theinterfacemusthavenecessarylogictointerpretthedeviceaddressgeneratedbytheprocessor.6jlsheng@在計(jì)算機(jī)系統(tǒng)中實(shí)際應(yīng)用的有兩類編址方法：①主存與I/O統(tǒng)一編址（Memory-mappedI/O），②主存與I/O分開獨(dú)立編址（IsolatedI/O）

。1．獨(dú)立編址IsolatedI/O主存與I/O分開獨(dú)立編址是將主存儲(chǔ)器與I/O設(shè)備放在兩個(gè)獨(dú)立的地址空間。必須有專門的控制信號(hào)來區(qū)分出現(xiàn)在地址總線上的地址是訪存還是訪問I/O，有專門的輸入輸出指令。I/O指令的指令地址碼短，但不能對(duì)端口進(jìn)行運(yùn)算操作。輸入輸出設(shè)備的編址7jlsheng@2．統(tǒng)一編址Memory-mappedI/O

主存與I/O統(tǒng)一編址是將主存儲(chǔ)器與I/O設(shè)備放在同一個(gè)地址空間，CPU用和訪問主存相同的方法訪問I/O設(shè)備。沒有專門的I/O指令，用對(duì)存儲(chǔ)器的數(shù)據(jù)傳送指令進(jìn)行輸入輸出。

所有能夠?qū)Υ鎯?chǔ)器進(jìn)行運(yùn)算操作的指令都可以用于對(duì)端口進(jìn)行運(yùn)算操作。缺點(diǎn)是訪問I/O設(shè)備的指令地址碼太長。Acomputerthatusesmemory-mappedI/Oaccesseshardwarebyreadingandwritingtospecificmemorylocations,usingthesameassemblerlanguageinstructionsthatcomputerwouldnormallyusetoaccessmemory.8jlsheng@不同的外部設(shè)備在數(shù)據(jù)寬度（1/8/16/32位），傳送方式（串行/并行），控制信號(hào)/狀態(tài)信號(hào)，一次交換的數(shù)據(jù)量（位/字符/數(shù)據(jù)塊），等方面都有或多或少的差別。接口、設(shè)備控制器、設(shè)備適配器控制并實(shí)現(xiàn)主機(jī)與外部設(shè)備之間的數(shù)據(jù)傳送。

設(shè)備控制器（接口）CPU必須通過接口與外部設(shè)備交換數(shù)據(jù)。主機(jī)與外部設(shè)備之間交換的信息包括：數(shù)據(jù)信息、控制信息、狀態(tài)信息和外設(shè)識(shí)別信息等。外部設(shè)備多是慢速的光機(jī)電設(shè)備。外設(shè)的工作與CPU是異步的。外設(shè)不僅速度遠(yuǎn)低于主機(jī)，而且信號(hào)類型（模擬/數(shù)字）和工作電平往往與主機(jī)不同。9jlsheng@接口(Interface)的基本功能：(1)實(shí)現(xiàn)主機(jī)與外部設(shè)備之間的數(shù)據(jù)傳送控制。其中包括：同步控制，設(shè)備選擇和中斷控制等。DMA接口還有直接訪問存儲(chǔ)器的功能。CPU必須給出設(shè)備的地址，發(fā)出輸入/輸出控制命令。(2)實(shí)現(xiàn)數(shù)據(jù)緩沖。在接口電路中一般有1個(gè)或幾個(gè)數(shù)據(jù)緩沖寄存器，用于數(shù)據(jù)的暫存，以避免因?yàn)樗俣炔灰恢露鴣G失數(shù)據(jù)。

接口的功能和組成

通過數(shù)據(jù)緩沖達(dá)到主機(jī)與外設(shè)之間的速度匹配。

10jlsheng@Handshakingshouldbeimplementedbytheinterfaceusingappropriatecommandslike(BUSY,READY,WAIT)theprocessorcancommunicatewithI/Odevicethroughtheinterface.Ifincasedifferentdataformattedbeingexchanged,interfacemustbeabletoconvertserialdatatoparallelformandvice-versa.(3)傳遞控制命令和狀態(tài)信息接口接受處理機(jī)的命令，提供設(shè)備接口的狀態(tài)，并按照主機(jī)的命令控制設(shè)備。(4)數(shù)據(jù)格式的變換

如果主機(jī)與外部設(shè)備之間的數(shù)據(jù)寬度或數(shù)據(jù)格式不同，就需要做數(shù)據(jù)格式的變換。例如，串行/并行轉(zhuǎn)換，模擬/數(shù)字轉(zhuǎn)換，碼制轉(zhuǎn)換等。

11jlsheng@接口的基本組成：

控制/狀態(tài)信息主機(jī)外設(shè)地址數(shù)據(jù)系統(tǒng)總線數(shù)據(jù)選通/聯(lián)絡(luò)信息接口數(shù)據(jù)緩沖端口控制邏輯Interface

Theinterfacebetweenahumanandacomputeriscalledauserinterface.Interfacesbetweenhardwarecomponentsarephysicalinterfaces.12jlsheng@§10.1.2

I/O設(shè)備數(shù)據(jù)傳送控制方式輸入輸出的控制方式分為：程序直接控制，程序中斷傳送，直接存儲(chǔ)器存取，I/O通道控制和外圍處理機(jī)。1．程序直接控制方式（ProgrammedDirectControl）程序直接控制I/O方式是CPU通過執(zhí)行一段程序完成輸入/輸出。分為無條件輸入/輸出和（條件）查詢式輸入/輸出。無條件輸入/輸出不需要知道I/O設(shè)備的狀態(tài)，直接用輸入輸出指令完成輸入/輸出。例如，讀入某開關(guān)的狀態(tài)，使某指示燈亮/滅，使喇叭發(fā)出聲音，等。

查詢式輸入/輸出（條件輸入/輸出）是在數(shù)據(jù)傳送前，必須先查詢I/O設(shè)備的狀態(tài)。只有當(dāng)I/O設(shè)備的狀態(tài)為Ready時(shí)，才能夠用輸入輸出指令完成數(shù)據(jù)的輸入/輸出。13jlsheng@由于I/O設(shè)備的速度遠(yuǎn)比CPU低。而且二者又是異步工作的，往往需要花費(fèi)大量的CPU時(shí)間進(jìn)行查詢，效率很低。Y預(yù)置傳送參數(shù)啟動(dòng)外設(shè)取外設(shè)狀態(tài)外設(shè)準(zhǔn)備好？傳送1次數(shù)據(jù)修改傳送參數(shù)傳送完否？結(jié)束NNYCPU與I/O設(shè)備之間是串行工作的。程序查詢式輸入/輸出方式的工作過程：

查詢14jlsheng@EarlycomputersperformedI/Obywaitinginaloopfortheperipheraltobecomeready.EngineersthusarrangedfortheperipheralstointerrupttheCPU.Thiswasawasteoftimeforprogramsthathadothertaskstodo.Also,iftheprogramattemptedtoperformthoseothertasks,itmighttaketoolongfortheprogramtocheckagain,resultinginlossofdata.2．程序中斷傳送方式（ProgrammedInterruptTransfer）Hardwareinterruptswereintroducedasawaytoavoidwastingtheprocessor'svaluabletimeinpollingloops,waitingforexternalevents.

15jlsheng@程序中斷傳送方式是CPU在啟動(dòng)I/O設(shè)備后，就可以執(zhí)行其他程序。當(dāng)I/O設(shè)備準(zhǔn)備好后，主動(dòng)向CPU發(fā)出中斷請(qǐng)求。CPU響應(yīng)中斷后，暫時(shí)停止正在運(yùn)行的程序，轉(zhuǎn)而執(zhí)行一個(gè)中斷服務(wù)程序，完成輸入/輸出或其他服務(wù)。處理完后再返回繼續(xù)執(zhí)行原來的程序。CPU與I/O設(shè)備之間是并行工作的，效率很高，但不適用于高速設(shè)備的成組數(shù)據(jù)輸入/輸出。Theinterruptshadtobeprioritized,becausetheCPUcanonlyexecutecodeforoneperipheralatatime,andsomedevicesaremoretime-criticalthanothers.16jlsheng@3．直接存儲(chǔ)器存取方式（DirectMemoryAccess）DMA是I/O設(shè)備與主存儲(chǔ)器之間由硬件組成的直接數(shù)據(jù)通路。DMA方式是CPU在啟動(dòng)將要進(jìn)行I/O的外部設(shè)備，并完成DMA控制器的初始化后，就可以執(zhí)行其他程序。當(dāng)I/O設(shè)備準(zhǔn)備好后，向DMA控制器發(fā)出傳送請(qǐng)求。DMA控制器用竊取處理機(jī)一個(gè)總線周期的方法完成I/O設(shè)備與主存儲(chǔ)器之間的直接數(shù)據(jù)傳送。當(dāng)所要求的數(shù)據(jù)塊傳送完畢，DMA控制器向CPU發(fā)出中斷請(qǐng)求。CPU做一些傳送后處理工作。DMA數(shù)據(jù)傳送與CPU之間是并行工作的，適用于磁盤等高速設(shè)備的成組數(shù)據(jù)輸入/輸出。17jlsheng@4．I/O通道控制方式（I/OChannelControl）小型機(jī)、微型機(jī)用中斷方式和DMA方式進(jìn)行輸入輸出處理是有效的。大型機(jī)的外部設(shè)備多，數(shù)據(jù)傳輸頻繁。如果仍然用DMA方式有以下問題：

如果大量的外設(shè)都配置專用的DMA控制器將大幅度增加硬件成本。而且還要解決多個(gè)DMA同時(shí)訪存的沖突，使控制復(fù)雜化。在DMA方式下，外設(shè)由CPU管理和初始化，過多占用CPU時(shí)間。頻繁的總線竊取會(huì)降低CPU的效率。AchannelisanindependenthardwarecomponentthatcoordinatesallI/Otoasetofcontrollersordevices.通道（I/OChannel）是計(jì)算機(jī)系統(tǒng)中代替CPU控制外設(shè)的獨(dú)立部件，能執(zhí)行有限的I/O指令（通道命令）。18jlsheng@通道能獨(dú)立地執(zhí)行用通道命令編寫的輸入輸出控制程序，產(chǎn)生相應(yīng)的控制信號(hào)送給由它管轄的設(shè)備控制器，完成復(fù)雜的輸入輸出過程。通道是一種通用性和綜合性都較強(qiáng)的輸入輸出方式，代表了現(xiàn)代計(jì)算機(jī)組織向功能分布方向發(fā)展的初始發(fā)展階段。通道有自己的簡單指令系統(tǒng)，并能實(shí)現(xiàn)指令所控制的操作。但僅僅是面向外部設(shè)備的控制和數(shù)據(jù)的傳送。通道要在CPU的I/O指令指揮下啟動(dòng)、停止或改變工作狀態(tài)。Incomputerscience,channelI/Oisagenerictermthatreferstoahigh-performanceinput/output(I/O)architecturethatisimplementedinvariousformsonanumberofcomputerarchitectures,especiallyonmainframecomputers.19jlsheng@CPUMM

BUS通道通道CUCUDDDCUCUDDDDCUD設(shè)備控制器I/O設(shè)備采用通道方式組織I/O系統(tǒng)，多為主機(jī)-通道-設(shè)備控制器-I/O設(shè)備四級(jí)連接方式。一個(gè)主機(jī)可連接幾個(gè)通道，每個(gè)通道又可連接多臺(tái)I/O設(shè)備。20jlsheng@5．外圍處理機(jī)方式（PeripheralProcessor）外圍處理機(jī)的結(jié)構(gòu)接近一般的處理機(jī)，甚至就是一般的完整的小型計(jì)算機(jī)或微型計(jì)算機(jī)。外圍處理機(jī)基本上獨(dú)立于主機(jī)工作。它可完成I/O通道所要完成的I/O控制，還可完成碼制變換、格式處理，數(shù)據(jù)塊的檢錯(cuò)、糾錯(cuò)等操作；可具有相應(yīng)的運(yùn)算處理部件、緩沖部件，還可形成I/O程序所必需的程序轉(zhuǎn)移手段。在某些大型、巨型計(jì)算機(jī)系統(tǒng)中，設(shè)置多臺(tái)外圍處理機(jī)，分別承擔(dān)I/O控制、通信、維護(hù)、診斷等任務(wù)。有了外圍處理機(jī)后，計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)從功能集中式發(fā)展為功能分散的分布式系統(tǒng)。CPUMMBUS外圍處理機(jī)外圍處理機(jī)CUCUDDDCUCUDDDDCUD21jlsheng@Homework補(bǔ)充題1.WhatisthedifferencebetweenisolatedI/Oandmemory-mappedI/O?Whataretheadvantagesanddisadvantagesofeachother?10-1,3,8,22jlsheng@測驗(yàn)3參考答案23jlsheng@②設(shè)控制器采用微程序控制，有92個(gè)微命令，直接兩地址指令14條及三地址指令15條。CPU結(jié)構(gòu)如下圖一．某計(jì)算機(jī)的指令系統(tǒng)有零地址指令16條，一地址指令31條，解釋，問最多可能有多少條微指令？分析控制存儲(chǔ)器的容量。MDRinPCout地址總線數(shù)據(jù)總線PCinAd(IR)outMDRoutMARinALURiYZYinZinRiinRioutZoutALUinALU控制+-PCMARMDR+1IRinIR①寫出指令MOV@R4,R2在指令分析和執(zhí)行階段發(fā)出的控制信號(hào)(不包括取指令)。@表示間接尋址?？刂品?。如果每個(gè)零地址指令需要2條微指令解釋，一地址指令需要3條微指令解釋，兩地址指令需要5條微指令解釋，三地址指令需要8條微指令24jlsheng@解：操作表達(dá)式為：（R2）→（（R4））CPU結(jié)構(gòu)如下圖一、（20分）MDRinPCout地址總線數(shù)據(jù)總線PCinAd(IR)outMDRoutMARinALURiYZYinZinRiinRioutZoutALUinALU控制+-PCMARMDR+1IRinIR①寫出指令MOV@R4,R2在指令分析和執(zhí)行階段發(fā)出的控制信號(hào)(不包括取指令)。@表示間接尋址。指令分析和執(zhí)行階段發(fā)出的控制信號(hào)：R2OUT，MDRIN，R4OUT，MARIN，Write25jlsheng@一、（20分）某計(jì)算機(jī)有零地址指令16條，一地址指令31條，兩地址指令14條及三地址指令15條。②設(shè)控制器采用微程序控制，有92個(gè)微命令，直接控制法。如果每個(gè)零地址指令需要2條微指令解釋，一地址指令需要3條微指令解釋，兩地址指令需要5條微指令解釋，三地址指令需要8條微指令解釋，問最多可能有多少條微指令？分析控制存儲(chǔ)器的容量。測驗(yàn)3參考答案解：微指令可能有=16×2+31×3+14×5+15×8=32+93+70+120=315條控制存儲(chǔ)器的字?jǐn)?shù)為512，微指令的順序控制字段=9bit微指令的操作控制字段為92bit微指令字長=9+92=101bit控制存儲(chǔ)器的容量=512×101bit26jlsheng@二、（共20分）設(shè)控制器采用微程序控制，控制存儲(chǔ)器容量為2K×50bit，影響微程序轉(zhuǎn)移的條件有5個(gè)。問微指令的各個(gè)字段分別為幾位？若采用字段直接編碼法，每個(gè)小字段3位，最多可以有多少個(gè)微命令？微指令字長=50bit根據(jù)控存有2K字，微指令的順序控制字段=11bit5個(gè)轉(zhuǎn)移條件，若采用編碼法，需要3位。微指令的操作控制字段=50—11—3=36bit每個(gè)小字段3位，分成12個(gè)小字段。如果每個(gè)小字段都表示7個(gè)微命令，則最多可以有12×7=84個(gè)微命令解1：27二、（共20分）設(shè)控制器采用微程序控制，控制存儲(chǔ)器容量為2K×50bit，影響微程序轉(zhuǎn)移的條件有5個(gè)。問微指令的各個(gè)字段分別為幾位？若采用字段直接編碼法，每個(gè)小字段3位，最多可以有多少個(gè)微命令？微指令字長=50bit根據(jù)控存有2K字，微指令的順序控制字段=11bit5個(gè)轉(zhuǎn)移條件，若采用直接控制，需要5位或者：微指令的操作控制字段=50—11—5=34bit分成11個(gè)3位的小字段和1個(gè)1位的小字段。如果每個(gè)小字段都表示7個(gè)微命令，最多可以有11×7+1=78個(gè)微命令解2：28CPT1T2(rs1)→ALUALU→PCPC→ABPC+1PC→ALUALU→GRDB→DRALU→DRDR→ALUDR→DBDB→IRALU→ARAR→ABrs1→GRResetimm/disp→ALUrs,rd→GR程序計(jì)數(shù)器PC指令寄存器IR指令譯碼器ID微操作控制信號(hào)形成部件脈沖源啟停線路時(shí)序信號(hào)產(chǎn)生部件ALU通用寄存器組GRFlag數(shù)據(jù)寄存器DR地址寄存器ARCLK2DBABCB主存儲(chǔ)器(rs)→ALUOPimm/disprs1rs,rdCLK+ADS-三．CPU結(jié)構(gòu)如教材122頁圖6．6，29jlsheng@三．（共20分）CPU結(jié)構(gòu)如教材122頁圖6．6，寫出指令A(yù)NDAC，X在指令分析和執(zhí)行階段發(fā)出的控制信號(hào)（不包括取指令）。X是某一存儲(chǔ)單元的地址，在指令的disp字段中。AC是累加器（在通用寄存器組中）。該指令的操作表達(dá)式為：（AC）∧（X）→AC解：指令分析階段：把操作數(shù)地址送到存儲(chǔ)器地址寄存器AR，取數(shù)階段：將AR中的地址送上地址總線AB，發(fā)訪存控制信號(hào)，等待一段時(shí)間后從數(shù)據(jù)總線DB將取來的數(shù)送到存儲(chǔ)器數(shù)據(jù)寄存器DR執(zhí)行階段：將AC中的數(shù)與DR中的數(shù)送到ALU進(jìn)行與運(yùn)算，結(jié)果送到AC，置標(biāo)志寄存器30CPT1T2(rs1)→ALUALU→PCPC→ABPC+1PC→ALUALU→GRDB→DRALU→DRDR→ALUDR→DBDB→IRALU→ARAR→ABrs1→GRResetimm/disp→ALUrs,rd→GR程序計(jì)數(shù)器PC指令寄存器IR指令譯碼器ID微操作控制信號(hào)形成部件脈沖源啟停線路時(shí)序信號(hào)產(chǎn)生部件ALU通用寄存器組GRFlag數(shù)據(jù)寄存器DR地址寄存器ARCLK2DBABCB主存儲(chǔ)器(rs)→ALUOPimm/disprs1rs,rdCLK+ADS-三．CPU結(jié)構(gòu)如教材122頁圖6．6，指令A(yù)NDAC，X分析和執(zhí)行階段31jlsheng@三．（共20分）CPU結(jié)構(gòu)如教材122頁圖6．6，寫出指令A(yù)NDAC，X在指令分析和執(zhí)行階段發(fā)出的控制信號(hào)（不包括取指令）。X是某一存儲(chǔ)單元的地址，在指令的disp字段中。AC是累加器（在通用寄存器組中）。該指令的操作表達(dá)式為：（AC）∧（X）→AC解：指令分析階段發(fā)出的控制信號(hào)：disp→ALU,“+”，ALU→AR，取數(shù)階段發(fā)出的控制信號(hào)：AR→AB，ADS，，，DB→DR執(zhí)行階段發(fā)出的控制信號(hào)：rs→GR，(rs)→ALU，DR→ALU,“∧”，rd→GR，ALU→rd，置標(biāo)志寄存器32四．（共10分）某CPU的主頻為10MHz，若已知每個(gè)機(jī)器周期平均含4個(gè)時(shí)鐘周期，該機(jī)的平均指令執(zhí)行速度為1MIPS，試求該機(jī)的平均指令周期及每個(gè)指令周期含幾個(gè)機(jī)器周期？若改用時(shí)鐘周期為0.4μs的CPU芯片，則計(jì)算機(jī)的平均指令執(zhí)行速度是多少M(fèi)IPS？若要得到平均每秒80萬次的指令執(zhí)行速度，則應(yīng)采用主頻為多少的CPU芯片？(1)主頻=10MHz，解：時(shí)鐘周期TC=1/10MHz=0.1×10—6S=0.1μs機(jī)器周期TM=4×0.1μs=0.4μs平均指令周期TI=1/1MIPS=1μs每個(gè)指令周期含2.5個(gè)機(jī)器周期。33四．（共10分）某CPU的主頻為10MHz，若已知每個(gè)機(jī)器周期平均含4個(gè)時(shí)鐘周期，該機(jī)的平均指令執(zhí)行速度為1MIPS，試求該機(jī)的平均指令周期及每個(gè)指令周期含幾個(gè)機(jī)器周期？若改用時(shí)鐘周期為0.4μs的CPU芯片，則計(jì)算機(jī)的平均指令執(zhí)行速度是多少M(fèi)IPS？若要得到平均每秒80萬次的指令執(zhí)行速度，則應(yīng)采用主頻為多少的CPU芯片？(2)若改用時(shí)鐘周期為0.4μs的CPU芯片，則解：機(jī)器周期TM=4×0.4μs=1.6