第2章 微型計(jì)算機(jī)概論

第2章微型計(jì)算機(jī)概論2.1計(jì)算機(jī)概論2.2微型計(jì)算機(jī)2.38086微處理器

2.1計(jì)算機(jī)概論2.1.1計(jì)算機(jī)硬件基本結(jié)構(gòu)目前計(jì)算機(jī)硬件體系結(jié)構(gòu)基本上還是經(jīng)典的馮·諾依曼結(jié)構(gòu)，由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備等五個(gè)基本部分組成。馮·諾依曼體系結(jié)構(gòu)模型指令寄存器控制器數(shù)據(jù)通道輸入輸出中央處理器存儲(chǔ)器程序指令0指令1指令2指令3指令4數(shù)據(jù)數(shù)據(jù)0數(shù)據(jù)1數(shù)據(jù)22.1.2計(jì)算機(jī)工作原理馮·諾依曼提出的計(jì)算機(jī)組成和工作方式的基本思想：（1）計(jì)算機(jī)由運(yùn)算器、控制器、存儲(chǔ)器、輸入和輸出設(shè)備五大部分組成。

（2）數(shù)據(jù)和指令以二進(jìn)制代碼形式不加區(qū)別地存放在存儲(chǔ)器中，地址碼也為二進(jìn)制形式；計(jì)算機(jī)能自動(dòng)區(qū)分指令和數(shù)據(jù)。（3）編寫好的程序事先存入存儲(chǔ)器?？刂破鞲鶕?jù)存放在存儲(chǔ)器中的指令序列即程序來工作，由程序計(jì)數(shù)器（PC，ProgramCounter）控制指令的執(zhí)行順序?？刂破骶哂信袛嗄芰?，能根據(jù)計(jì)算結(jié)果選擇不同的動(dòng)作流程。執(zhí)行指令的過程

使用計(jì)算機(jī)時(shí)，首先要將程序存儲(chǔ)，即將指令序列存放到存儲(chǔ)器。

在計(jì)算機(jī)工作時(shí)，控制器從存儲(chǔ)器逐條取出指令、分析指令并執(zhí)行指令。

執(zhí)行指令時(shí)，控制器依次發(fā)出各種控制命令信號(hào)給其他部件，使運(yùn)算器完成某種算術(shù)、邏輯運(yùn)算或作寄存器與存儲(chǔ)器之間的數(shù)據(jù)傳送，輸入和輸出等。

計(jì)算機(jī)的工作過程就是執(zhí)行指令的過程。指令與程序的概念指令是命令計(jì)算機(jī)完成某種基本操作的代碼。將各種算術(shù)運(yùn)算、邏輯運(yùn)算及存儲(chǔ)器的讀、寫等作為基本操作，為每一個(gè)基本操作規(guī)定一個(gè)代碼，這個(gè)代碼被稱為指令。

當(dāng)需要計(jì)算機(jī)完成某項(xiàng)任務(wù)時(shí)，就將其分解成一系列的基本操作并用指令來表示，預(yù)先存放到存儲(chǔ)器中。計(jì)算機(jī)工作時(shí)就逐條執(zhí)行指令，完成一系列的基本操作，從而完成整個(gè)任務(wù)。我們把能完成某項(xiàng)任務(wù)的指令序列稱為程序。2.1.3計(jì)算機(jī)的性能指標(biāo)1.字長：字長是CPU交換、加工和存放信息時(shí)其信息位的最基本長度，它通常與寄存器、運(yùn)算器、傳輸線的寬度相一致。2.存儲(chǔ)容量：存儲(chǔ)器（通常指內(nèi)存儲(chǔ)器）是計(jì)算機(jī)存放二進(jìn)制信息的“倉庫”，由若干存儲(chǔ)單元組成。存儲(chǔ)單元的編號(hào)稱做存儲(chǔ)單元地址（是二進(jìn)制的數(shù)字碼）。存儲(chǔ)容量與CPU構(gòu)成的系統(tǒng)能夠訪問的存儲(chǔ)單元數(shù)有關(guān)。存儲(chǔ)單元的數(shù)目是由傳送地址信息的傳輸線的條數(shù)決定的。3.指令系統(tǒng)：一臺(tái)計(jì)算機(jī)所固有的基本操作指令的集合，稱為該計(jì)算機(jī)的指令系統(tǒng)。4.運(yùn)算速度：計(jì)算機(jī)完成一個(gè)具體任務(wù)所花費(fèi)的時(shí)間就是完成該任務(wù)的時(shí)間指標(biāo)，時(shí)間越短，表明計(jì)算機(jī)的速度越高。但是計(jì)算機(jī)各種指令執(zhí)行時(shí)間是不一樣的。以每秒執(zhí)行基本指令的條數(shù)來大致地反映計(jì)算機(jī)的運(yùn)算速度。單位為百萬條指令。5.系統(tǒng)配置：包括軟件及外設(shè)配置2.2微型計(jì)算機(jī)2.2.1微處理器、微型計(jì)算機(jī)和微型計(jì)算機(jī)系統(tǒng)微處理器（Microprocessor）也被稱為微處理機(jī)，它是微型計(jì)算機(jī)的核心部件，但并不是微型計(jì)算機(jī)。微處理器包括算術(shù)邏輯部件ALU、控制部件CU和寄存器組R三個(gè)基本部分和內(nèi)部總線。相當(dāng)于圖2.1中一般計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)中的運(yùn)算器和控制器的組合，一般又稱為中央處理器——CPU（CentralProcessingUnit）。微型計(jì)算機(jī)（MicroComputer）簡稱為微機(jī)，它是以微處理器為核心，加上由大規(guī)模集成電路制作的存儲(chǔ)器M（ROM和RAM）、I/O（輸入／輸出）接口和系統(tǒng)總線組成的。由于微處理器在微型計(jì)算機(jī)中的重要性，其性能很大程度上決定了微型計(jì)算機(jī)的性能。微型計(jì)算機(jī)系統(tǒng)（MicroComputerSystem）是以微型計(jì)算機(jī)為核心，再配以相應(yīng)的外圍設(shè)備,電源、輔助電路和控制微型計(jì)算機(jī)工作的軟件而構(gòu)成的完整的計(jì)算系統(tǒng)。軟件分為系統(tǒng)軟件和應(yīng)用軟件兩大類。系統(tǒng)軟件是用來支持應(yīng)用軟件的開發(fā)與運(yùn)行的，它包括操作系統(tǒng)、標(biāo)準(zhǔn)實(shí)用程序和各種語言處理程序等。應(yīng)用軟件是用來為用戶解決具體應(yīng)用問題的程序及有關(guān)的文檔和資料。

微型計(jì)算機(jī)的結(jié)構(gòu)1.微型計(jì)算機(jī)的結(jié)構(gòu)采用的是總線結(jié)構(gòu)2.總線結(jié)構(gòu)的概念總線是傳輸信號(hào)的一組導(dǎo)線，作為微機(jī)各部件之間信息傳輸?shù)墓餐ǖ馈Ｎ⑻幚砥魍ㄟ^系統(tǒng)總線實(shí)現(xiàn)和其他組成部分的聯(lián)系。微機(jī)的系統(tǒng)總線按功能分成三組：數(shù)據(jù)總線DB：是傳輸數(shù)據(jù)或代碼的一組通信線，其寬度（總線的根數(shù)）一般與微處理器的字長相等。地址總線AB：是傳輸?shù)刂沸畔⒌囊唤M通信線，是微處理器訪問外界用于尋址的總線。AB總線是單向的，其根數(shù)決定了可以直接尋址的范圍?？刂瓶偩€CB：是傳送各種控制信號(hào)的一組通信線?？刂菩盘?hào)是微處理器和其他芯片間相互聯(lián)絡(luò)或控制用的?？偩€信號(hào)地址總線AB輸出將要訪問的內(nèi)存單元或I/O端口的地址地址線的多少?zèng)Q定了系統(tǒng)直接尋址存儲(chǔ)器的范圍數(shù)據(jù)總線DBCPU讀操作時(shí)，外部數(shù)據(jù)通過數(shù)據(jù)總線送往CPUCPU寫操作時(shí)，CPU數(shù)據(jù)通過數(shù)據(jù)總線送往外部數(shù)據(jù)線的多少?zèng)Q定了一次能夠傳送數(shù)據(jù)的位數(shù)控制總線CB協(xié)調(diào)系統(tǒng)中各部件的操作，有輸出控制、輸入狀態(tài)等控制總線決定了系統(tǒng)總線的特點(diǎn),例如功能、適應(yīng)性等舉例舉例總線使用特點(diǎn)1、在某一時(shí)刻，只能由一個(gè)總線主控設(shè)備（例如CPU）來控制總線2、在連接系統(tǒng)總線的各個(gè)設(shè)備中，某時(shí)刻只能有一個(gè)發(fā)送者向總線發(fā)送信號(hào)；但可以有多個(gè)設(shè)備從總線上同時(shí)獲取信號(hào)3、微機(jī)系統(tǒng)采用“總線結(jié)構(gòu)”，具有組態(tài)靈活、擴(kuò)展方便的優(yōu)勢2.38086微處理器8086是Intel系列的16位微處理器，有16根數(shù)據(jù)線和20根地址線。因?yàn)榭捎?0位地址，所以可尋址的地址空間達(dá)220即1M字節(jié)單元。幾乎在推出8086微處理器的同時(shí)，Intel公司還推出了一種準(zhǔn)16位的微處理器8088，8088的內(nèi)部寄存器、內(nèi)部運(yùn)算部件以及內(nèi)部操作都是按16位設(shè)計(jì)的，但對(duì)外的數(shù)據(jù)總線只有8條。8088的存儲(chǔ)格式D7D0字節(jié)D15D0字D31D0雙字D7D000006H78H00005H56H00004H12H00003H34H00002H00001H00000H低地址LSBMSB2.3.18086的編程結(jié)構(gòu)1234內(nèi)部暫存器

IP

ES

SS

DS

CS輸入/輸出控制電路總線執(zhí)行部分控制電路∑ALU標(biāo)志寄存器

AHAL

BHBLCHCL

DHDL

SP

BP

SI

DI通用寄存器地址加法器指令隊(duì)列執(zhí)行部件（EU)總線接口部件（BIU)16位20位8位8位1.總線接口部件（BIU）、執(zhí)行部件（EU）總線接口部件：負(fù)責(zé)CPU與存儲(chǔ)器、輸入/輸出設(shè)備之間的數(shù)據(jù)傳送，包括取指令操作以及對(duì)存儲(chǔ)器讀寫數(shù)據(jù)操作和對(duì)I/O接口的讀寫操作。具體講，總線接口部件要從內(nèi)存取指令送到指令隊(duì)列；CPU執(zhí)行指令時(shí)，總線接口部件要配合執(zhí)行部件從指定的內(nèi)存單元或者外設(shè)端口中取數(shù)據(jù)，將數(shù)據(jù)傳送給執(zhí)行部件，或者把執(zhí)行部件的操作結(jié)果傳送到指定的內(nèi)存單元或外設(shè)端口中?？偩€接口部件由段寄存器、指令指針寄存器（IP）、地址加法器、內(nèi)部暫存器、指令隊(duì)列及I/O控制邏輯等部分組成。執(zhí)行部件：負(fù)責(zé)指令的執(zhí)行，包括通用寄存器、專用寄存器、標(biāo)志寄存器及ALU等部分組成。

2.段寄存器

8086CPU采用段地址、段內(nèi)偏移地址兩級(jí)存儲(chǔ)器尋址方式，段地址和段內(nèi)偏移地址均為16位。8086內(nèi)部根據(jù)需要設(shè)置了4個(gè)段寄存器，用于存放段的高16位地址，稱為段的邏輯地址，4個(gè)段寄存器分別是：

CS：16位代碼段寄存器（CodeSegmentRegister）

DS：16位數(shù)據(jù)段寄存器（DataSegmentRegister）

SS：16位堆棧段寄存器（StackSegmentRegister）

ES：16位附加段寄存器（ExtraSegmentRegister）3.通用寄存器AX、BX、CX、DXEU中有4個(gè)16位的寄存器AX、BX、CX和DX，一般用來存放16位數(shù)據(jù)，故稱為數(shù)據(jù)寄存器。每個(gè)數(shù)據(jù)寄存器又可分為兩個(gè)8位的寄存器，即AH、AL、BH、BL、CH、CL、DH、DL，用以存放8位數(shù)據(jù)，它們均可獨(dú)立使用。數(shù)據(jù)寄存器主要用來存放操作數(shù)或中間結(jié)果，以減少訪問存儲(chǔ)器的次數(shù)。多數(shù)情況下，這些數(shù)據(jù)寄存器是用在算術(shù)運(yùn)算或邏輯運(yùn)算指令中，以進(jìn)行算術(shù)邏輯運(yùn)算。在有些指令中，它們則有特定的用途：如AX作累加器用；BX作基址（Base）寄存器，如在查表指令XLAT中存放表的起始地址；CX作計(jì)數(shù)（Count）寄存器，如在數(shù)據(jù)串操作指令的REP中用CX存放數(shù)據(jù)單元的個(gè)數(shù)作為循環(huán)操作的次數(shù)；DX作數(shù)據(jù)（Data）寄存器，如在字的除法運(yùn)算指令DIV中，存放余數(shù)。

4.專用寄存器SP、BP、SI、DI指針寄存器SP和BP用來存取位于當(dāng)前堆棧段中的數(shù)據(jù)，但SP和BP在使用上有區(qū)別。入棧（PUSH）和出棧（POP）指令是由SP給出棧頂?shù)钠频刂?，故稱為堆棧指針寄存器。BP則是用來存放位于堆棧段中的一個(gè)數(shù)據(jù)區(qū)基址的偏移地址的，故稱作基址指針寄存器。變址寄存器SI和DI是用來存放當(dāng)前數(shù)據(jù)段的偏移地址的。在字符串操作中，源操作數(shù)地址的偏置放于SI中，所以SI稱為源變址寄存器；目的操作數(shù)地址的偏置放于DI中，所以DI稱為目的變址寄存器。5.狀態(tài)標(biāo)志寄存器F

8086CPU的狀態(tài)標(biāo)志寄存器是一個(gè)十六位的寄存器，9個(gè)位用作標(biāo)志位，其中狀態(tài)標(biāo)志位有6個(gè)，控制標(biāo)志有3個(gè)。狀態(tài)標(biāo)志用來反映EU執(zhí)行算術(shù)或邏輯運(yùn)算以后的結(jié)果特征。這六位都是邏輯值，判斷結(jié)果為邏輯真（true）時(shí)其值為1；判斷結(jié)果為邏輯假（false）時(shí)，其值為0。6.20位地址加法器8086可用20位地址尋址1M字節(jié)的內(nèi)存空間，但8086內(nèi)部所有的寄存器都是16位的，8086CPU采用段地址、段內(nèi)偏移地址兩級(jí)存儲(chǔ)器尋址方式，由一個(gè)20位地址加法器來根據(jù)16位段地址和16位段內(nèi)偏移地址計(jì)算出20位的物理地址。20位物理地址的獲得方法是：將CPU中的16位的段寄存器內(nèi)容左移4位（×16，或?qū)懗伞?0H）得到該段的20位物理地址，與16位的邏輯地址（又稱偏移地址，即所尋址單元相對(duì)段首的偏移量）在地址加法器內(nèi)相加，得到所尋址單元的20位物理地址。根據(jù)尋址方式的不同，偏移地址可以來自指令指針寄存器（IP）或其他寄存器。假設(shè)CS＝8211H，IP＝1234H，則該指令單元的20位物理地址為：PA=8311H×10H+1234H=83110H+1234H=84344H

7.16位指令指針寄存器IP

其功能和8位微處理器中的程序計(jì)數(shù)器功能相似。由于8088取指令和執(zhí)行指令同時(shí)進(jìn)行，Intel公司用指令指針I(yè)P代替8位機(jī)的程序計(jì)數(shù)器PC的稱法，IP總是保存著EU要執(zhí)行的下一條指令的偏移地址，而不是象8位的PC總是保存下一個(gè)取指令的地址。程序不能直接對(duì)指令指針寄存器進(jìn)行存取，但能在程序運(yùn)行中自動(dòng)修正，使之指向要執(zhí)行的下條指令，有些指令（如轉(zhuǎn)移，調(diào)用，中斷，返回）能使IP的值改變，或使IP的值存進(jìn)堆棧，或由堆?；謴?fù)原有的值。8.總線接口部件的作用和執(zhí)行部件的動(dòng)作管理(1)每當(dāng)8086的指令隊(duì)列中有兩個(gè)空字節(jié)，或者8088的指令隊(duì)列中有一個(gè)空字節(jié)時(shí)，總線接口部件就會(huì)自動(dòng)把指令取到指令隊(duì)列中。

(2)每當(dāng)執(zhí)行部件準(zhǔn)備執(zhí)行一條指令時(shí)，它會(huì)從總線接口部件的指令隊(duì)列前部取出指令的代碼，然后再用幾個(gè)時(shí)鐘周期去執(zhí)行指令。

在執(zhí)行指令的過程中，如果必須訪問存儲(chǔ)器或者輸入/輸出端口的操作；同時(shí)總線接口部件正好處于空閑狀態(tài)，那么，會(huì)立即響應(yīng)執(zhí)行部件的總線請(qǐng)求。

反過來，如果執(zhí)行部件請(qǐng)求總線接口部件訪問總線時(shí)，總線接口部件正在將某個(gè)指令字節(jié)取到指令隊(duì)列中，此時(shí)總線接口部件將首先完成這個(gè)取指令的總線周期，然后再去響應(yīng)執(zhí)行部件發(fā)出的訪問總線的請(qǐng)求。(3)當(dāng)指令隊(duì)列已滿，而且執(zhí)行部件又沒有總線訪問時(shí)，總線接口部件便進(jìn)入空閑狀態(tài)。

(4)在執(zhí)行轉(zhuǎn)移指令、調(diào)用指令和返回指令時(shí)，下面要執(zhí)行的指令就不是在程序中緊接著的那條指令了。

由于流水線的作用，指令隊(duì)列中已經(jīng)裝入了內(nèi)容，此時(shí)就無用了。指令隊(duì)列會(huì)自動(dòng)消除原有內(nèi)容，而總線接口部件會(huì)接著往指令隊(duì)列中裝入另一個(gè)程序段中的指令。8088的指令執(zhí)行過程2.3.28086的存儲(chǔ)器組織8086有20根地址線，因此，具有220＝1M字節(jié)的存儲(chǔ)器地址空間。這1M字節(jié)的內(nèi)存單元按照00000H～FFFFFH來編址。1．存儲(chǔ)器的分段8086存儲(chǔ)器操作采用了典型的存儲(chǔ)器分段技術(shù)，對(duì)存儲(chǔ)器的尋址操作不是直接用20位的物理地址，而是采用段地址加段內(nèi)偏移地址的二級(jí)尋址方式，即先用16位的段地址經(jīng)過簡單運(yùn)算（左移4位）得到單元所在段的物理地址，再加上該單元的16位邏輯地址（相對(duì)于段首的偏移地址）即可得到該單元的物理地址。1.存儲(chǔ)器的邏輯分段對(duì)于任何一個(gè)物理地址，可以唯一地被包含在一個(gè)邏輯段中，也可包含在多個(gè)相互重疊的邏輯段中，只要有段地址和段內(nèi)偏移地址就可以訪問到這個(gè)物理地址所對(duì)應(yīng)的存儲(chǔ)空間。

存儲(chǔ)器邏輯段分布舉例若已知當(dāng)前有效的代碼段、數(shù)據(jù)段、附加段和堆棧段的段基址分別為1055H、250AH、8FFBH和EFF0H，那么它們在存儲(chǔ)器中的分布情況如圖：2.存儲(chǔ)器中的邏輯地址和物理地址存儲(chǔ)單元的邏輯地址由段基址和偏移地址(也稱有效地址EA)兩個(gè)部分構(gòu)成，它們都是無符號(hào)的16位二進(jìn)制數(shù)。

任