第六章MOS存儲(chǔ)器

2023/2/4

韓良1第六章MOS存儲(chǔ)器2023/2/4

韓良2MOS存儲(chǔ)器分類通?？煞譃橹蛔x存儲(chǔ)器和隨機(jī)存取存儲(chǔ)器兩大類。

只讀存儲(chǔ)器簡稱ROM，屬于非易失性存儲(chǔ)器，又可分為固化ROM和可改寫ROM?？筛膶慠OM目前常用的有可擦除可編程的EPROM、電可擦除可編程的E2PROM和閃存flash。

隨機(jī)存取存儲(chǔ)器簡稱RAM，屬于易失性存儲(chǔ)器，一分為靜態(tài)和動(dòng)態(tài)（SRAM和DRAM）兩類。

還有一些特殊用途的存儲(chǔ)器，如限定存取順序的先進(jìn)先出存儲(chǔ)器FIFO和后進(jìn)先出存儲(chǔ)器LIFO、按內(nèi)容尋址存儲(chǔ)器CAM以及多端口存儲(chǔ)器等。

2023/2/4

韓良3

存儲(chǔ)器早期以單塊IC封裝形式廣泛應(yīng)用于各種電子系統(tǒng)中，目前作為嵌入式存儲(chǔ)器與邏輯功能集成在同一芯片上也被廣泛應(yīng)用。2023/2/4

韓良4

只讀存儲(chǔ)器(read-onlymemory---ROM)可以分為以下兩大類：

(1)掩模編程ROM，它所儲(chǔ)存的固定邏輯信息是由生產(chǎn)廠家通過光刻掩模版來決定的。

(2)現(xiàn)場(chǎng)可編程ROM(programmableread-onlymemory)，

①PROM(可編程ROM)。此類ROM通常采用溶絲結(jié)構(gòu)，用戶可根據(jù)編程的需要,把無用的溶絲燒斷來完成編程工作(即把信息寫2023/2/4

韓良5入到存儲(chǔ)器中)。但一旦編程完畢，就無法再變更，故用戶只可編程(寫)一次。

③EEPROM(電可擦除可編程ROM，也叫E2PROM-electricallyerasableprogrammablereadonlymemory)。②EPROM(可擦除可編程ROM-erasableprogrammablereadonlymemory)。此類ROM存貯單元中存儲(chǔ)信息的管子采用浮柵(floating-gate)結(jié)構(gòu)，可用紫外光或X-射線把原來存的信息一次全部擦除。2023/2/4

韓良6

隨機(jī)存取存儲(chǔ)器(random-accessmemory)，簡稱RAM。這類存儲(chǔ)器可以隨時(shí)將外部信息寫入到其中的任何一個(gè)單元中去，也可隨意地讀出任意一個(gè)單元中的信息。根據(jù)存儲(chǔ)單元存儲(chǔ)信息所用電路的類型，又可分為(1)SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)，其存儲(chǔ)單元由某種鎖存器作為存儲(chǔ)元件，所以只要不斷掉電源，存儲(chǔ)的信息就一直保留著。速度快、功耗大、芯片面積大。2023/2/4

韓良7(2)DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)，其存儲(chǔ)單元是利用一個(gè)很小的電容存儲(chǔ)電荷來保持信息的。重寫、集成度高、功耗低、但速度不如SRAM。2023/2/4

韓良8分類：掩模ROM可編程ROM（PROM）可擦除可編程ROM（EPROM）隨機(jī)存儲(chǔ)器RAM靜態(tài)存儲(chǔ)器SRAM動(dòng)態(tài)存儲(chǔ)器DRAM按功能(Read-OnlyMemory)(RandomAccessMemory)(ProgrammableROM)(ErasablePROM)UVEPROMEEPROM只讀存儲(chǔ)器ROMFlashMemory(Ultra-Violet)(Electrically)電可擦除紫外線擦除(StaticRAM)快閃存儲(chǔ)器(DynamicRAM)還可以按制造工藝分為雙極型和MOS型兩種。

主要指標(biāo)：存儲(chǔ)容量、存取速度。2023/2/4

韓良9§6-1

存儲(chǔ)器的結(jié)構(gòu)2023/2/4

韓良10

思考題

1.

存儲(chǔ)器一般由哪幾部分組成？

2.設(shè)計(jì)譯碼電路時(shí)應(yīng)注意什么問題？

3.多級(jí)譯碼電路有什么優(yōu)點(diǎn)？2023/2/4

韓良116.1.1存儲(chǔ)器的結(jié)構(gòu)圖讀寫控制列譯碼器輸入/輸出(N

M

)控制信號(hào)數(shù)據(jù)m位列地址n位行地址行譯碼器存儲(chǔ)體

各種存儲(chǔ)器都有各自的特點(diǎn)，但它們的結(jié)構(gòu)大體上是一致的。2023/2/4

韓良126.1.2存儲(chǔ)體

存儲(chǔ)體是由若干個(gè)存儲(chǔ)單元組成的陣列，若字?jǐn)?shù)為N，每個(gè)字的位數(shù)為M，則表示為NM

（與行數(shù)和列數(shù)可能有差別，行數(shù)N，列數(shù)M，行數(shù)列數(shù)=N

M）。

不同類別存儲(chǔ)器有不同的存儲(chǔ)單元，但是有共同的特點(diǎn)：每個(gè)存儲(chǔ)單元有兩個(gè)相對(duì)穩(wěn)定的狀態(tài)，分別代表二進(jìn)制信息“0”和“1”。(N

M

)存儲(chǔ)體2023/2/4

韓良136.1.3地址譯碼器m位列地址列譯碼器n位行地址行譯碼器(N

M

)存儲(chǔ)體

存儲(chǔ)體中的每個(gè)存儲(chǔ)單元都有自己唯一的地址（行、列），地址譯碼器就是將地址信號(hào)譯成具體的選擇地址。

一般將地址信號(hào)分為行地址信號(hào)和列地址信號(hào)，因此地址譯碼器分為行地址譯碼器和列地址譯碼器。

行譯碼器電路的輸入是來源于地址寄存器的N位二進(jìn)制地址，首先經(jīng)過緩沖器產(chǎn)生正反地址信號(hào)，然后通過編碼電路譯成對(duì)應(yīng)存儲(chǔ)體每一行的地址信號(hào)(一般稱為字線WL)。A2A1A0A3字線WL0WL1WL2WL3WL154位行地址產(chǎn)生16條字線WL。6.1.4行地址譯碼器

(1)基本原理2023/2/4

韓良156.1.4行地址譯碼器

(1)基本原理A2A1A0A3字線WL0WL1WL2WL3WL15WL0=A3A2A1A0WL1=A3A2A1A0WL2=A3A2A1A0WL3=A3A2A1A0WL4=A3A2A1A0WL5=A3A2A1A0WL15=A3A2A1A04位行地址產(chǎn)生16條字線WL。

對(duì)于大容量存儲(chǔ)器，行地址緩沖器的負(fù)載將過多，編碼電路與非門的輸入端數(shù)過多，都會(huì)嚴(yán)重影響譯碼速度。A2A1A0A3字線WL0WL1WL2WL3WL154位行地址產(chǎn)生16條字線WL。2023/2/4

韓良176.1.4行地址譯碼器

(2)多級(jí)譯碼技術(shù)二級(jí)譯碼技術(shù)是將地址信號(hào)先分組譯碼(2-4譯碼、3-8譯碼)，再集中編碼?？梢杂行У靥岣叽笕萘看鎯?chǔ)器的譯碼速度。A2A1A03-8譯碼L7L6L5L4L3L2L1L0A3A42-4譯碼H3H2H1H0被選中者輸出為“1”，其余為“0”A2A1A03-8譯碼L0L1L2L3L4L5L6L7A3A42-4譯碼H0H1H2H3被選中者輸出為“1”，其余為“0”

0A

1A

63WL

3WL

1WL

2A

3A

4A

5A

0WL

5A

4A

3A1A10AA

2A10AA

10AA

10AA

0A

32AA

32AA

32AA

32AA

54AA

54AA

54AA

54AA

2WL

4WL

第二級(jí)譯碼第一級(jí)譯碼2023/2/4

韓良186.1.4行地址譯碼器

(3)地址同步控制

由于地址信號(hào)到達(dá)時(shí)間不一致，易引起字線的波動(dòng)，造成讀寫錯(cuò)誤和功耗增加等現(xiàn)象。為了防止此現(xiàn)象發(fā)生，可加一地址輸入使能信號(hào)控制。A2A1A0En字線

0A

1A

63WL

3WL

1WL

2A

3A

4A

5A

0WL

5A4A3A1A10AA

2A10AA

10AA

10AA

0A

32AA

32AA

32AA

32AA

54AA

54AA

54AA

54AA

2WL

4WL

En2023/2/4

韓良196.1.5列地址譯碼器

1.基本原理

列譯碼器的輸入是來源于地址緩沖器的M位二進(jìn)制地址，一般先產(chǎn)生具有合適驅(qū)動(dòng)能力的正反地址信號(hào)，再通過樹狀開關(guān)選擇電路構(gòu)成對(duì)應(yīng)存儲(chǔ)體每一列（位線）的地址信號(hào)組合。Di位線2023/2/4

韓良206.1.5列地址譯碼器

2.開關(guān)樹的設(shè)計(jì)

對(duì)于大容量存儲(chǔ)器通常用四選一和二選一的組合，以避免開關(guān)樹的層次過多而影響速度。CMOS開關(guān)樹性能較好。四選一四選一四選一四選一四選一四選一四選一四選一四選一四選一二選一列地址選擇信號(hào)2023/2/4

韓良216.1.6讀寫控制及輸入輸出電路

讀寫控制電路是對(duì)存儲(chǔ)器讀操作和寫操作時(shí)序上的控制，主要包括地址譯碼器和數(shù)據(jù)輸入輸出電路的控制。輸入輸出電路是在控制電路的控制下，將數(shù)據(jù)寫入譯碼器指定地址的存儲(chǔ)單元中或?qū)⒅付ǖ刂反鎯?chǔ)單元中的數(shù)據(jù)輸出。

不同的存儲(chǔ)器有不同的讀寫控制及輸入輸出電路，具體電路根據(jù)存儲(chǔ)器的類別和具體要求而定。2023/2/4

韓良22§6-2

MaskROMMaskROM（掩模編程只讀存儲(chǔ)器——MaskRead-OnlyMemory）2023/2/4

韓良23

思考題

1.MaskROM的特點(diǎn)是什么？

2.MaskROM是如何存儲(chǔ)信息“0”和信息“1”的？2023/2/4

韓良246.2.1MaskROM的特點(diǎn)

MaskROM由用戶提供碼點(diǎn)數(shù)據(jù)（要存儲(chǔ)的固定數(shù)據(jù)），由芯片設(shè)計(jì)者設(shè)計(jì)版圖，由生產(chǎn)廠家制版、流片加工。芯片一旦制成，存儲(chǔ)的信息無法改變，用戶使用時(shí)只能讀出已固化的數(shù)據(jù)，掉電信息也不會(huì)丟失。因此，MASKROM只能用來存儲(chǔ)固定信息。2023/2/4

韓良256.2.2E/DNMOS或非存儲(chǔ)陣列Vcc字位WordBit2023/2/4

韓良266.2.3偽NMOS或非存儲(chǔ)陣列Vcc位WordBit(1)電路結(jié)構(gòu)

存儲(chǔ)單元是以字線WL與位線BL之間有無NMOS存儲(chǔ)管來表示存“0”還是存“1”。

選中字線為“1”，沒選中字線為“0”。被選中單元有存儲(chǔ)管時(shí)位線輸出“0”，而無存儲(chǔ)管時(shí)位線輸出“1”。

實(shí)質(zhì)就是靜態(tài)偽NMOS或非門的組合，字線為輸入，位線為輸出。

2023/2/4

韓良276.2.3偽NMOS或非存儲(chǔ)陣列Vcc位WordBit

(2)特性分析

輸出“0”時(shí)有靜態(tài)功耗產(chǎn)生。采用小尺寸存儲(chǔ)管有利于降低靜態(tài)功耗，同時(shí)也有利于減小芯片面積。

輸出低電平較高，輸出邏輯擺幅小，且下降速度慢，需要由輸出電路進(jìn)行改善。2023/2/4

韓良286.2.3偽NMOS或非存儲(chǔ)陣列Vcc位WordBit

(3)版圖2023/2/4

韓良296.2.3偽NMOS或非存儲(chǔ)陣列

(4)版圖特點(diǎn)

相鄰兩字線存儲(chǔ)單元共享接地有源區(qū)或共享接位線有源區(qū)，有利于減小面積。

要改變存儲(chǔ)數(shù)據(jù)時(shí)，必須更改有源區(qū)和引線孔兩層版圖。2023/2/4

韓良306.2.4預(yù)充電結(jié)構(gòu)或非存儲(chǔ)陣列Vcc位WordBit

負(fù)載管作為預(yù)充管，讀操作前對(duì)位線預(yù)充到“1”。

讀操作時(shí)，預(yù)充管截止。輸出“1”的位線保持，輸出“0”的位線放電，因此消除了靜態(tài)功耗。低電平可以達(dá)到地電位。其它方面與偽NMOS或非陣列相似。2023/2/4

韓良316.2.5偽NMOS與非存儲(chǔ)陣列

實(shí)質(zhì)就是靜態(tài)偽NMOS與非門的組合。

選中字線為“0”，沒選中字線為“1”。被選中單元有存儲(chǔ)管時(shí)輸出“1”；而無存儲(chǔ)管時(shí)輸出“0”。非讀狀態(tài)和輸出“0”時(shí)有靜態(tài)功耗。

字線不宜過多，否則嚴(yán)重影響輸出低電平和下降速度。2023/2/4

韓良326.2.6預(yù)充電-求值結(jié)構(gòu)與非存儲(chǔ)陣列

(1)電路結(jié)構(gòu)及特點(diǎn)

實(shí)質(zhì)就是預(yù)充電-求值結(jié)構(gòu)動(dòng)態(tài)或非門的組合。

預(yù)充時(shí)求值管截止，求值時(shí)預(yù)充管截至，消除了靜態(tài)功耗。求值管是必須的，否則不能消除靜態(tài)功耗。

字線不宜過多，否則嚴(yán)重影響輸出低電平和下降速度。Vcc字Word位Bit2023/2/4

韓良336.2.6預(yù)充電-求值結(jié)構(gòu)與非存儲(chǔ)陣列

(2)版圖特點(diǎn)

相鄰兩字線存儲(chǔ)單元共享有源區(qū)有利于減小面積。

要改變存儲(chǔ)數(shù)據(jù)時(shí)，必須更改有源區(qū)、引線孔和金屬三層版圖。2023/2/4

韓良346.2.6預(yù)充電-求值結(jié)構(gòu)與非存儲(chǔ)陣列

(3)便于編程的版圖

從結(jié)構(gòu)上可以看出，無器件等效為短接。

①金屬編程：所有單元制作存儲(chǔ)管，不需要的用金屬將源漏短接。2023/2/4

韓良356.2.6預(yù)充電-求值結(jié)構(gòu)與非存儲(chǔ)陣列

(3)便于編程的版圖

②耗盡編程：所有單元制作存儲(chǔ)管，不需要的用耗盡層將源漏短接。（面積小，但需要增加耗盡注入工藝）2023/2/4

韓良366.2.7與或非存儲(chǔ)陣列字Word位BitVcc2023/2/4

韓良376.2.8輸出電路

(1)必要性

由列選電路選擇相應(yīng)位數(shù)同時(shí)輸出。Vcc位WordBit列選輸出電路輸出電路輸出電路輸出電路

由于位線輸出信號(hào)擺幅小（關(guān)鍵是低電平較高），驅(qū)動(dòng)能力差，速度慢（關(guān)鍵是下降速度慢）。為此需要設(shè)計(jì)相應(yīng)位數(shù)的輸出電路對(duì)信號(hào)進(jìn)行放大。2023/2/4

韓良386.2.8輸出電路

(2)結(jié)構(gòu)和特點(diǎn)QDCP

輸出電路一般采用倒相器，根據(jù)需要可增加驅(qū)動(dòng)和寄存。

為達(dá)到良好的放大效果，反相器的轉(zhuǎn)折電壓要較高（在位線輸出高低電平的中間）。2023/2/4

韓良396.2.6MaskROM應(yīng)用實(shí)例

1.

96字符發(fā)生器

由57點(diǎn)陣構(gòu)成，通過控制35個(gè)點(diǎn)的明暗來顯示字符圖形。

采用或非存儲(chǔ)陣列（9635）：每個(gè)字線上排列35個(gè)單元，對(duì)應(yīng)35個(gè)點(diǎn)，即每個(gè)字有35位，有MOS管的單元對(duì)應(yīng)亮點(diǎn)。96個(gè)字符對(duì)應(yīng)96條字線，每個(gè)字的對(duì)應(yīng)位相接。也可采用4870陣列，每個(gè)字線對(duì)應(yīng)2個(gè)字符，通過列譯碼分選字符輸出。2023/2/4

韓良406.2.6MaskROM應(yīng)用實(shí)例

2.液晶七段數(shù)碼顯示器

數(shù)碼7段構(gòu)成，通過控制7個(gè)段的明暗來顯示數(shù)碼圖形。

采用或非存儲(chǔ)陣列（107）：每個(gè)字線上排列7個(gè)單元，對(duì)應(yīng)7個(gè)段，即每個(gè)字有7位，有MOS管的單元對(duì)應(yīng)亮段。10個(gè)數(shù)字符對(duì)應(yīng)10條字線，每個(gè)字的對(duì)應(yīng)位相接。2023/2/4

韓良41§6-3PROMPROM（可編程ROM——ProgrammableRead-OnlyMemory）2023/2/4

韓良42

PROM在出廠時(shí)，存儲(chǔ)的內(nèi)容為全0(或全1)，用戶根據(jù)需要，可將某些單元改寫為1(或0)。這種ROM采用熔絲或PN結(jié)擊穿的方法編程，由于熔絲燒斷或PN結(jié)擊穿后不能再恢復(fù)，因此PROM只能改寫一次。2023/2/4

韓良43熔絲型PROM的存儲(chǔ)單元

熔絲型PROM的存儲(chǔ)矩陣中，每個(gè)存儲(chǔ)單元都接有一個(gè)存儲(chǔ)管，每個(gè)存儲(chǔ)管的一個(gè)電極都通過一根易熔的金屬絲接到相應(yīng)的位線上。2023/2/4

韓良44熔絲型PROM的存儲(chǔ)單元

用戶對(duì)PROM編程是逐字逐位進(jìn)行的。首先通過字線和位線選擇需要編程的存儲(chǔ)單元，然后通過規(guī)定寬度和幅度的脈沖電流，將該存儲(chǔ)管的熔絲熔斷，這樣就將該單元的內(nèi)容改寫了。2023/2/4

韓良45

采用PN結(jié)擊穿法PROM的存儲(chǔ)單元原理圖如下圖(a)所示，字線與位線相交處由兩個(gè)肖特基二極管反向串聯(lián)而成。PN結(jié)擊穿法PROM的存儲(chǔ)單元2023/2/4

韓良46

正常工作時(shí)二極管不導(dǎo)通，字線和位線斷開，相當(dāng)于存儲(chǔ)了“0”。PN結(jié)擊穿法PROM的存儲(chǔ)單元2023/2/4

韓良47若將該單元改寫為“1”，可使用恒流源產(chǎn)生約100~150mA電流使V2擊穿短路，存儲(chǔ)單元只剩下一個(gè)正向連接的二極管V1(見圖(b))，相當(dāng)于該單元存儲(chǔ)了“1”；未擊穿V2的單元仍存儲(chǔ)“0”。PN結(jié)擊穿法PROM的存儲(chǔ)單元2023/2/4

韓良48§6-4EPROMEPROM（可擦除可編程ROM——Erasable-ProgrammableRead-OnlyMemory）2023/2/4

韓良49

思考題

1.EPROM的特點(diǎn)是什么？

2.EROM是如何存儲(chǔ)信息“0”和信息“1”的？2023/2/4

韓良506.4.1EPROM的特點(diǎn)

用戶可以根據(jù)具體需要對(duì)EPROM存儲(chǔ)的信息進(jìn)行擦除和重寫。

擦除是用紫外線或X射線擦除器對(duì)芯片進(jìn)行照射（約30分鐘），信息是一次性全部擦除，不能逐字或部分擦除；

寫入時(shí)使用專用編程器進(jìn)行寫入（需要較高的電壓），信息寫入后掉電不丟失。

擦除和寫入都要脫機(jī)進(jìn)行，即不能在線擦除和寫入。因此，EPROM是用來存儲(chǔ)相對(duì)固定的信息。2023/2/4

韓良516.4.2FAMOS結(jié)構(gòu)存儲(chǔ)單元

1.FAMOS器件結(jié)構(gòu)

FAMOS管的柵極四周被絕緣介質(zhì)包圍，是浮空的，所以稱為“浮柵”。

FAMOS管的浮柵上初始狀態(tài)是沒有電荷的，處于截止?fàn)顟B(tài)，當(dāng)浮柵上有足夠的電荷時(shí)，處于導(dǎo)通狀態(tài)。這兩種狀態(tài)分別代表存有“1”和“0”。Floating-gateAvalance-injectionMOS浮柵雪崩注入MOSN-subSiP+P+SDP溝FAMOS2023/2/4

韓良526.4.2FAMOS結(jié)構(gòu)存儲(chǔ)單元

2.FAMOS浮柵充電原理ΘΘΘΘΘN-subSiP+P+SDN-subSiP+P+ΘΘΘSD0V-30V

漏極加較高的負(fù)電壓時(shí)，漏區(qū)pn結(jié)溝道一側(cè)表面的耗盡層中發(fā)生雪崩倍增，由此產(chǎn)生的高能電子越過Si-SiO2界面勢(shì)壘，并在SiO2中電場(chǎng)作用下進(jìn)入浮柵，當(dāng)浮柵帶上足夠多的負(fù)電荷時(shí)，MOS管處于導(dǎo)通態(tài)。2023/2/4

韓良536.4.2FAMOS結(jié)構(gòu)存儲(chǔ)單元

2.FAMOS浮柵充電原理

如果用紫外線或X射線照射FAMOS管的柵極氧化層，則SiO2層中將產(chǎn)生電子-空穴對(duì)，為浮置柵上的電荷提供泄放通道，使之放電。

漏極和源極間的高負(fù)電壓去掉以后，由于注入到柵極上的電荷沒有放電通路，所以能長久保存下來。在+125oC的環(huán)境溫度下，70%以上的電荷能保存10年以上。2023/2/4

韓良546.4.2FAMOS結(jié)構(gòu)存儲(chǔ)單元

3.FAMOS存儲(chǔ)單元陣列X0Xn-1Y0Ym-1VS

實(shí)際電路中每個(gè)存儲(chǔ)單元由一個(gè)普通PMOS管和一個(gè)FAMOS管組成。普通PMOS管作為門控管，其柵極為字線，漏及為位線，位線是存儲(chǔ)單元數(shù)據(jù)輸入輸出端口。2023/2/4

韓良556.4.2FAMOS結(jié)構(gòu)存儲(chǔ)單元

3.FAMOS存儲(chǔ)單元陣列X0Xn-1Y0Ym-1VS

出廠時(shí)所有FAMOS管都處于截止?fàn)顟B(tài)。在進(jìn)行寫入操作時(shí)，通過地址譯碼，使需要寫入信息的單元所在的字線為低電平。然后在要寫入“0”的

單元的位線上加負(fù)脈沖。2023/2/4

韓良566.4.2FAMOS結(jié)構(gòu)存儲(chǔ)單元

3.FAMOS存儲(chǔ)單元陣列X0Xn-1Y0Ym-1VS

讀出時(shí)，在需要讀出數(shù)據(jù)的字線上加低電平，則該字線上導(dǎo)通的FAMOS管向相應(yīng)的位線輸出“0”，不導(dǎo)通則輸出“1”。2023/2/4

韓良576.4.3SIMOS結(jié)構(gòu)存儲(chǔ)單元

Stacked-gateInjectionMOS疊柵注入MOSP-subSiN+N+N溝SIMOS管SDG

采用FAMOS管的存儲(chǔ)單元需要用兩只MOS管，所以單元面積較大，而且產(chǎn)生雪崩擊穿所需要的電壓也比較高。

1.SIMOS器件結(jié)構(gòu)2023/2/4

韓良586.4.3SIMOS結(jié)構(gòu)存儲(chǔ)單元

P-subSiN+N+N溝SIMOS管SDG

SIMOS管是雙層多晶柵結(jié)構(gòu)，下層多晶稱為“浮柵”，上層多晶為控制柵。

SIMOS管的浮柵上沒有電荷時(shí)，開啟電壓較低，當(dāng)浮柵上有負(fù)電荷時(shí)，開啟電壓升高。因而，控制柵接高電平時(shí)，就有導(dǎo)通和截止之分，分別代表存有“0”和“1”。1.SIMOS器件結(jié)構(gòu)2023/2/4

韓良596.4.3SIMOS結(jié)構(gòu)存儲(chǔ)單元

2.SIMOS浮柵充電原理P-subSiN+N+SDGP-subSiN+N+SDGΘΘΘ

在漏和源之間加較高的電壓，使電子加速，“熱電子”能量超過SiO2-Si界面勢(shì)壘，再借助于控制柵G上附加的正電壓，電子注入到浮柵中，浮柵帶負(fù)電，開啟電壓變高。+V+VVss

同樣可以用紫外線擦除。2023/2/4

韓良606.4.3SIMOS結(jié)構(gòu)存儲(chǔ)單元

3.SIMOS存儲(chǔ)單元陣列

每個(gè)存儲(chǔ)單元由SIMOS管組成。其控制柵極為字線，漏極是存儲(chǔ)單元數(shù)據(jù)輸入輸出端口，為位線。X0Xn-1Y0Ym-1VS2023/2/4

韓良61§6-5EEPROMEEPROM（電可擦除可編程ROM——Electrically

Erasable-ProgrammableRead-OnlyMemory）2023/2/4

韓良62

思考題

1.EEPROM的特點(diǎn)是什么？

2.EEROM是如何存儲(chǔ)信息“0”和信息“1”的？2023/2/4

韓良636.5.1EEPROM的特點(diǎn)

信息寫入后掉電不丟失。

用戶可以根據(jù)具體需要對(duì)EEPROM存儲(chǔ)的信息進(jìn)行擦除和重寫。

擦除和寫入可以在線進(jìn)行，也可以使用專用編程器進(jìn)行。

信息可以一次全部擦寫，也可以逐字、逐位或分區(qū)擦寫；擦寫過程需要較高電壓，目前一般在片內(nèi)產(chǎn)生。

由于E2PROM在線擦寫速度較慢，一般用來存儲(chǔ)不需要在線更改且相對(duì)固定的信息。2023/2/4

韓良646.5.2Flotox結(jié)構(gòu)存儲(chǔ)單元

1.Flotox

器件結(jié)構(gòu)

Floating-gate

tunneloxide浮柵隧道氧化物

加在控制柵Gc和漏極D上的電壓是通過浮置柵-漏極間的電容和浮置柵-控制柵間的電容分壓加在隧道區(qū)上的。為了使加在隧道區(qū)上的電壓盡量大，需要盡P-subSiN+SDGcN+埋N+

Gf

Flotox與SIMOS管相似，有兩個(gè)柵極——控制柵Gc和浮置柵Gf。不同的是Flotox管的浮置柵與漏區(qū)之間有一個(gè)氧化層極薄的區(qū)域，稱為隧道區(qū)。

當(dāng)隧道氧化層中的電場(chǎng)達(dá)到107V/cm以上時(shí)，電子可以穿越隧道氧化層，對(duì)浮柵充電或放電，過程可逆，這種現(xiàn)象稱為隧道效應(yīng)。

隧道區(qū)2023/2/4

韓良656.5.2Flotox結(jié)構(gòu)存儲(chǔ)單元

1.Flotox

器件結(jié)構(gòu)

為了提高擦、寫的可靠性，并保護(hù)隧道區(qū)超薄氧化層，在構(gòu)成E2PROM存儲(chǔ)單元時(shí)附加了一個(gè)選通管，如右圖所示。GcT1T2Wi(字線)位線

BjD1

S1量減小浮置柵和漏區(qū)間的電容，因而要求把隧道區(qū)的面積做得非常小。P-subSiN+SDGcN+埋N+

Gf2023/2/4

韓良666.5.2Flotox結(jié)構(gòu)存儲(chǔ)單元

2.工作原理

(1)讀狀態(tài)Gc加上+3V電壓，字線Wi加+5V的正常高電平，如下圖所示。+3VGcT1T2Wi+5V位線

BjD1

S1

這時(shí)T2導(dǎo)通，如果Floxtox管的浮置柵上沒有充負(fù)電荷，則T1導(dǎo)通，在位線Bj上讀出“0”。

如果Flotox管的浮置柵沖有負(fù)電荷，則T1截止，在位線Bj上讀出“1”。2023/2/4

韓良676.5.2Flotox結(jié)構(gòu)存儲(chǔ)單元

2.工作原理

這時(shí)經(jīng)Gc-Gf間電容和Gf-漏區(qū)電容分壓在隧道區(qū)產(chǎn)生強(qiáng)電場(chǎng)，吸引漏區(qū)的電子通過隧道區(qū)到達(dá)浮置柵，形成存儲(chǔ)電荷，使Flotox管的開啟電壓提高到+7V以上，成為高開啟電壓管。讀出時(shí)Gc上的電壓只有+3V，F(xiàn)lotox管不會(huì)導(dǎo)通。表示讀出數(shù)據(jù)為“1”。+20VGcT1T2Wi+20V0V位線

BjD1

S1

(2)擦除(寫“1”)狀態(tài)

Flotox管的控制柵Gc和字線Wi加+20V左右、寬度為10ms的脈沖電壓，漏區(qū)接0電平，2023/2/4

韓良686.5.2Flotox結(jié)構(gòu)存儲(chǔ)單元

2.工作原理

(3)寫入(寫“0”)狀態(tài)寫入“0”就是使該單元Flotox管浮置柵放電。0VGcT1T2Wi+20V20V位線

BjD1

S1

為此，在寫入0時(shí)令控制柵Gc為0電平，同時(shí)在字線Wi和位線Bj上加+20V左右、寬度為10ms的脈沖電壓，

這時(shí)浮置柵上的存儲(chǔ)電荷降通過隧道區(qū)放電，使Flotox管開啟電壓降至0V左右，成為低開啟電壓管讀出時(shí)Gc上加+3V電壓，F(xiàn)lotox管導(dǎo)通，讀出“0”。2023/2/4

韓良696.5.2Flotox結(jié)構(gòu)存儲(chǔ)單元

3.Flotox結(jié)構(gòu)的

存儲(chǔ)單元陣列X0Xn-1VSY0Ym-1D0DkVCG

EEPROM的擦寫方式有多種，不同的擦寫方式有不同的陣列連接方式。2023/2/4

韓良70§6-6FlashMemory

及電荷泵2023/2/4

韓良71快閃存儲(chǔ)器（

FlashMemory）就是針對(duì)此缺點(diǎn)研制的。采用新型隧道氧化層MOS管。EEPROM的缺點(diǎn)：擦寫需要高電壓脈沖；擦寫時(shí)間長；存儲(chǔ)單元需兩只MOS管。1.隧道層在源區(qū)；2.隧道層更?。?0～15nm。在控制柵和源極間加12V電壓即可使隧道導(dǎo)通。該管特點(diǎn)：2023/2/4

韓良72存儲(chǔ)單元的工作原理：1.寫入利用雪崩注入法。源極接地；漏極接6V；控制柵12V脈沖，寬10s。2.擦除用隧道效應(yīng)?？刂茤沤拥?；源極接12V脈沖，寬為100ms。因?yàn)槠瑑?nèi)所有疊柵管的源極都連在一起，所以一個(gè)脈沖就可擦除全部單元。3.讀出：源極接地，字線為5V邏輯高電平。6V0V12V10s0V12V100ms快閃存儲(chǔ)器特點(diǎn)：集成度高，容量大，成本低，使用方便。5V2023/2/4

韓良73片內(nèi)高壓產(chǎn)生電路（電荷泵）

為了方便用戶在線編程，通常設(shè)計(jì)片內(nèi)自產(chǎn)生高壓電路。(1)電荷泵（升壓）原理設(shè)初始：Vx=0，VA=VDD-VT

，QC=C(VDD-VT)VB=VDD-2VT，

QL=CL(VDD-2VT)Vx=1時(shí)，自舉使VA=2VDD-VT，

M1截止，M2導(dǎo)通C和CL進(jìn)行電荷在分配，

VB上升Vx=0時(shí)，VA回落，

M1導(dǎo)通補(bǔ)充QC，M2截止使VB保持如此往復(fù)，最終使VB=2VDD-2VT（忽略襯偏效應(yīng)等）2023/2/4

韓良74片內(nèi)高壓產(chǎn)生電路（電荷泵）VddVppClk

采用適當(dāng)?shù)募?jí)數(shù)級(jí)聯(lián)，交替自舉，電壓逐級(jí)升高。經(jīng)過一定周期，可達(dá)到穩(wěn)定值。(2)高壓產(chǎn)生電路VPP=N(VDD-VT)

（忽略襯偏效應(yīng)等）2023/2/4

韓良75§6-7SRAM

SRAM（靜態(tài)隨機(jī)存取存儲(chǔ)器——StaticRandom-Access

Memory）2023/2/4

韓良76

思考題

1.SRAM的特點(diǎn)是什么？

2.SRAM是如何存儲(chǔ)信息“0”和信息“1”的？

3.SRAM讀出放大器的作用是什么？

4.多端口SRAM的優(yōu)點(diǎn)是什么？2023/2/4

韓良776.7.1SRAM的特點(diǎn)

SRAM是數(shù)字系統(tǒng)的重要組成部分，即使不同的系統(tǒng)也可以使用相同的SRAM，因此SRAM是一種能大量生產(chǎn)的標(biāo)準(zhǔn)電路，目前嵌入式SRAM已占有相當(dāng)重要地位。

數(shù)字系統(tǒng)可根據(jù)需要在工作中對(duì)SRAM存儲(chǔ)的信息隨時(shí)進(jìn)行讀取和重新寫入。

SRAM的核心部分是一個(gè)雙穩(wěn)態(tài)觸發(fā)器存儲(chǔ)單元，存儲(chǔ)的信息在掉電后將全部丟失，一般用來存儲(chǔ)臨時(shí)緩存數(shù)據(jù)。2023/2/4

韓良786.7.2SRAM存儲(chǔ)單元電路SRAM的存儲(chǔ)單元是一個(gè)雙穩(wěn)態(tài)RS觸發(fā)器。WBBWBBWBB2023/2/4

韓良796.7.3SRAM存儲(chǔ)單元工作原理

單元被選中時(shí)，字線(W)為“1”，打開門控管；位線（數(shù)據(jù)通路）被打開。WBB

寫入時(shí)，外部送到位線(B和B)的數(shù)據(jù)強(qiáng)迫雙穩(wěn)態(tài)單元處于對(duì)應(yīng)的一個(gè)穩(wěn)態(tài)。

讀出時(shí)，單元中存儲(chǔ)的數(shù)據(jù)經(jīng)過打開的門控管傳到位線(B和B)輸出。字線恢復(fù)為“0”，數(shù)據(jù)通路關(guān)閉，讀或?qū)戇^程結(jié)束。2023/2/4

韓良806.7.4SRAM存儲(chǔ)單元器件尺寸(1)“錯(cuò)寫”現(xiàn)象讀操作時(shí)W=1，B通過導(dǎo)通的M5和M2放電。假設(shè)初始Q=0（儲(chǔ)存），B=1（遺留或預(yù)充）。WBBQM5M4M3M2M1M6

放電初始，Q電位會(huì)上升，如果上升幅度較大，超過了M4的閾值電壓，單元狀態(tài)就會(huì)發(fā)生意外翻轉(zhuǎn)，即發(fā)生意外的“錯(cuò)寫”現(xiàn)象。

2023/2/4

韓良816.7.4SRAM存儲(chǔ)單元器件尺寸(2)可靠尺寸設(shè)計(jì)

為了避免讀時(shí)的“錯(cuò)寫”，要求M5（M6）尺寸小于M2（M4），由此來抑制放電過程中Q和Q電位的上升幅度。

通常將M5（M6）和M1（M3）的尺寸設(shè)計(jì)成工藝允許的最小尺寸，而M2（M4）的寬度適當(dāng)增大。WBBQM5M4M3M2M1M6Q2023/2/4

韓良82WBB6.7.5SRAM存儲(chǔ)單元版圖SRAM存儲(chǔ)陣列中的每個(gè)單元均是相同的，每個(gè)單元都有公共的電源和地線，每行上的單元有公共的字線，每列上的單元有公共的位線。因此，單元版圖設(shè)計(jì)時(shí)，因考慮公用端的銜接，減小單元面積。2023/2/4

韓良836.7.6SRAM的數(shù)據(jù)輸入/輸出電路DinBBDoutW/Rbuf1buf2buf寫:

W/R為“1”時(shí)，輸入三態(tài)緩沖器buf1和buf2打開，數(shù)據(jù)Din被傳送到位線B和B；同時(shí)輸出三態(tài)緩沖器buf被鎖住，輸出保持原來數(shù)據(jù)Dout。讀：W/R為“0”時(shí)，輸入三態(tài)緩沖器buf1和buf2被鎖住，輸出三態(tài)緩沖器buf被打開，被選存儲(chǔ)單元送到位線B和B上的數(shù)據(jù)被輸出到Dout。2023/2/4

韓良846.7.7SRAM的讀出放大電路

由于追求存儲(chǔ)單元單元面積小、功耗低，器件尺寸設(shè)計(jì)的較小，因而驅(qū)動(dòng)能力很弱，然而位線上寄生電容又較大，因此，數(shù)據(jù)輸出時(shí)在位線上產(chǎn)生的信號(hào)很弱，必須經(jīng)過放大。同時(shí)應(yīng)還采用提高速度、降低功耗措施。為“0”時(shí)，放大器與地?cái)嗦?，降低功耗；同時(shí)平衡預(yù)充電路使放大器兩端B和B平衡并預(yù)充為“1”為“1”時(shí)平衡電路關(guān)閉，放大器工作。BB平衡預(yù)充電路放大器電路VDD2023/2/4

韓良856.7.8SRAM整體結(jié)構(gòu)電路示意圖W/REnDin1Dout1DinxDoutx2023/2/4

韓良866.7.9

單端口SRAM的特點(diǎn)

單端口SRAM是發(fā)展最早的一類SRAM。讀和寫共用一套地址譯碼電路和數(shù)據(jù)字線，結(jié)構(gòu)簡單、面積小，廣泛應(yīng)用于各種數(shù)字系統(tǒng)。

由于結(jié)構(gòu)限制，單端口SRAM一次只能為一項(xiàng)任務(wù)提供讀或?qū)懙脑L問。因此，作為共享存儲(chǔ)器時(shí)，不能快速、及時(shí)地被系統(tǒng)充分利用，對(duì)提高系統(tǒng)速度不利。

存儲(chǔ)單元設(shè)計(jì)時(shí)，同時(shí)應(yīng)考慮讀與寫需求之間的矛盾。WBB2023/2/4

韓良876.7.10

多端口SRAM單元

1.1讀1寫兩端口單元WaBaBaBbWb2023/2/4

韓良886.7.10

多端口SRAM單元

2.2讀1寫三端口單元WaBaBaBcBbWbWc2023/2/4

韓良896.7.11

多端口SRAM的特點(diǎn)

多端口SRAM可以有多套地址譯碼電路和多套數(shù)據(jù)位線分別與每個(gè)端口對(duì)應(yīng)，作為共享存儲(chǔ)器時(shí)，可以為系統(tǒng)多項(xiàng)任務(wù)同時(shí)提供讀和寫的訪問。

但是，不允許對(duì)同一存儲(chǔ)單元同時(shí)進(jìn)行多個(gè)寫，也不能對(duì)同一存儲(chǔ)單元同時(shí)讀和寫。

由于讀寫位線分離，避免了讀寫對(duì)單元要求的矛盾。2023/2/4

韓良90§6-8DRAM

DRAM（動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器——DynamicRandom-Access

Memory）2023/2/4

韓良91

思考題

1.DRAM的特點(diǎn)是什么？

2.DRAM是如何存儲(chǔ)信息“0”和信息“1”的？

2.DRAM為什么需要讀出再生放大器？2023/2/4

韓良926.8.1DRAM的特點(diǎn)

DRAM是RAM中的另一大類，其特點(diǎn)是信息以電荷的形式存儲(chǔ)在MOS器件的柵電容或電路的節(jié)點(diǎn)電容上。單元面積小，集成度高，是集成電路階段發(fā)展的代表性產(chǎn)品。

由于節(jié)點(diǎn)的漏電，DRAM存儲(chǔ)的電荷（信息）會(huì)逐漸消失，為了使信息得以保存，必須定時(shí)再生。

掉電后，DRAM存儲(chǔ)信息將全部丟失。2023/2/4

韓良936.8.2DRAM單管存儲(chǔ)單元的結(jié)構(gòu)

單管存儲(chǔ)單元由一個(gè)門控MOS管和一個(gè)電容組成。

電容Cs由柵電容（主要部分）和pn結(jié)電容構(gòu)成。工作時(shí)，柵電容的上電極多晶硅端接VDD，使P型襯底表面形成反型層，形成電容的下電極，它與MOS管的源極相連。信息存儲(chǔ)在電容Cs上。WVDDBWBP-subCs2023/2/4

韓良946.8.2DRAM單管存儲(chǔ)單元的結(jié)構(gòu)

接VDD的硅柵使得其下的P型硅形成反型，形成MOS管的源區(qū)和電容。

WVDDBWBP-subCsVDD2023/2/4

韓良956.8.3

DRAM單管存儲(chǔ)單元的工作原理

1.信息的寫入

要寫入的數(shù)據(jù)由輸入電路加到選中單元的位線（B）上；被選中單元的字線（W）上加高電平，電容Cs通過打開的門控管被充電或放電；字線（W）回落到低電平，門控管截止，信息就被存儲(chǔ)在Cs上（有電荷或無電荷）。BWCs2023/2/4

韓良966.8.3

DRAM單管存儲(chǔ)單元的工作原理

2.信息的讀出

被選中單元的字線（W）上加高電平，門控管打開，電容Cs上有電荷或無電荷的狀態(tài)通過MOS管被送到位線（B）上，即Cs上原存儲(chǔ)的數(shù)據(jù)被讀出；BWCs2023/2/4

韓良976.8.4

DRAM存儲(chǔ)陣列W0B0B1B2B3W1W2W32023/2/4

韓良986.8.5

DRAM讀出時(shí)的問題

由于存儲(chǔ)單元尺寸小，Cs電容值較小，而位線上連接單元較多，使得位線上寄生電容較大，因而：1.讀出速度很慢（無源驅(qū)動(dòng)）；2.電荷再分配使讀出電平與希望的“0”電平或“1”電平間有大幅差值，發(fā)生讀出錯(cuò)誤數(shù)據(jù)；BWCs

如設(shè)CS上原來存有正電荷，電壓VCS為高電平，而位線電位VB=0，則執(zhí)行讀操作后位線電平將上升為

因?yàn)樵趯?shí)際的存儲(chǔ)器電路中位線上總是同時(shí)接有個(gè)多存儲(chǔ)單元，2023/2/4

韓良996.8.5

DRAM讀出時(shí)的問題使CB>>Cs,所以位線上讀出的電壓信號(hào)很小。而且在讀出以后CS上的電壓也變得很小，所以這時(shí)一種破壞性讀出。因此，需要在DRAM中設(shè)置靈敏的讀出放大器，一方面將讀出信號(hào)加以放大，另一方面將存儲(chǔ)單元里原來存儲(chǔ)的信號(hào)恢復(fù)。3.讀出后，Cs上存儲(chǔ)的電荷大幅度變化，存儲(chǔ)信息將會(huì)丟失。4.由于客觀存在的漏電現(xiàn)象，長時(shí)間后存儲(chǔ)的信息將會(huì)丟失。BWCs2023/2/4

韓良1006.8.6DRAM虛擬單元的設(shè)置

讀出靈敏放大器一般都選擇雙端差分輸入結(jié)構(gòu)，而單管單元是單字線結(jié)構(gòu)，因此需要設(shè)置一個(gè)虛擬單元與被選單元相配合產(chǎn)生差分輸出。

一般都將虛擬單元設(shè)計(jì)成與存儲(chǔ)單元相同，但是其在位線（B）上產(chǎn)生的讀出電平為“0”電平和“1”電平的中間值，稱為參考電平VR。B0WCsB1CsB2Cs存儲(chǔ)單元BCs虛擬單元2023/2/4

韓良1016.8.7DRAM的讀出、再生放大器

1.電路結(jié)構(gòu)

為了使靈敏放大器兩個(gè)輸入端對(duì)稱，一般將一條位線上的存儲(chǔ)單元分成兩半，對(duì)稱地安排在放大器兩側(cè)，并在兩側(cè)各設(shè)置一個(gè)虛擬單元。靈敏放大器一般自身還具有讀/寫之前的自平衡電路。BiW0WkWk+1WnBiVDDWv2Wv1VR發(fā)生器2023/2/4

韓良1026.8.7DRAM的讀出、再生放大器

2.工作原理（1）自平衡：在讀寫之前為“1”（為“0”），放大器不工作，放大器兩側(cè)（Bi和Bi）平衡。（同時(shí)，虛擬單元被充電為半壓VR

）BiW0WkWk+1WnBiVDDWv2Wv1VR發(fā)生器2023/2/4

韓良1036.8.7DRAM的讀出、再生放大器

2.工作原理BiW0WkWk+1WnBiVDDWv2Wv1VR發(fā)生器（2）讀出與再生：讀時(shí)，為“0”（為“1”），在字線（W）被選中的同時(shí)，對(duì)側(cè)的虛擬字線（Wv）也被選中，Bi和Bi出現(xiàn)電平差，通過放大器的正反饋，使Bi和Bi分別被拉到相應(yīng)的真正“0”或真正“1”，完成了讀出，同時(shí)又寫回原存儲(chǔ)單元。2023/2/4

韓良104§6-9CAM

CAM（按內(nèi)容尋址的存儲(chǔ)器——ContentAddressableMemory）2023/2/4

韓良105思考題1.CAM一般劃分為哪幾類？

2.

各類CAM具有哪些特點(diǎn)？2023/2/4

韓良1066.9.1CAM的特點(diǎn)及分類

具有存儲(chǔ)器（如SRAM，DRAM）一樣的按地址對(duì)存儲(chǔ)單元進(jìn)行讀、寫操作功能。

具有一項(xiàng)特殊的搜索比較功能——將新輸入的數(shù)據(jù)與其存儲(chǔ)陣列中存儲(chǔ)的所有數(shù)據(jù)進(jìn)行比較匹配，并按一定的匹配規(guī)則輸出完全匹配或部分匹配的某個(gè)或某些匹配字的地址。

按照存儲(chǔ)單元能提供的狀態(tài)數(shù)量劃分為兩態(tài)CAM和三態(tài)CAM兩類；按照匹配線比較邏輯連接方式劃分為與非CAM和或非CAM。

2023/2/4

韓良1076.9.2兩態(tài)CAM單元（BinaryCAM，BCAM）

(1)9管基本單元

BL

WL

DDV

M3

M4

M1

M2

M6

M5

Q

Q

M7

BLM8

DDV

M9

ML

數(shù)據(jù)存儲(chǔ)部分

數(shù)據(jù)比較部分

上部也是一個(gè)SRAM6管存儲(chǔ)單元，完成數(shù)據(jù)的寫入/讀出。下部是一個(gè)數(shù)據(jù)比較邏輯，比較前匹配線ML需要被預(yù)充到“1”。

比較時(shí)，字線WL=0，BL和BL是送進(jìn)來被比較的數(shù)據(jù)和數(shù)據(jù)非。

輸入數(shù)據(jù)與存儲(chǔ)數(shù)據(jù)不匹配時(shí)，即BL和Q不同，匹配線ML被下拉至“0”；

輸入數(shù)據(jù)與存儲(chǔ)數(shù)據(jù)匹配時(shí)即BL和Q相同，匹配線ML保持原預(yù)充的“1”；

2023/2/4

韓良1086.9.2兩態(tài)CAM單元（BinaryCAM，BCAM）

(2)10管基本單元

BLWL

DDVM3

M4

M1

M2

M6

M5

Q

Q

BLDDV

ML數(shù)據(jù)存儲(chǔ)部分?jǐn)?shù)據(jù)比較部分M7

M8

M9

M10

上部也是一個(gè)SRAM6管存儲(chǔ)單元，完成數(shù)據(jù)的寫入/讀出。下部是一個(gè)數(shù)據(jù)比較邏輯，比較前匹配線ML需要被預(yù)充到“1”。

比較時(shí)，字線WL=0，BL和BL是送進(jìn)來被比較的數(shù)據(jù)和數(shù)據(jù)非。

輸入數(shù)據(jù)與存儲(chǔ)數(shù)據(jù)不匹配時(shí)，即BL和Q不同，匹配線ML被下