第二章邏輯門電路

第二章

邏輯門電路電子技術(shù)數(shù)字電路部分第2章邏輯門電路2.3TTL集成邏輯門電路2.4CMOS集成邏輯門電路2.2基本邏輯門電路2.1邏輯約定與邏輯電平

學(xué)習(xí)要點邏輯門電路的構(gòu)成TTL集成邏輯門電路功能及特點CMOS集成邏輯門電路功能及特點邏輯電路使用過程中的注意問題邏輯門電路--由具體器件構(gòu)成能夠?qū)崿F(xiàn)基本和常用邏輯關(guān)系的電子線路，簡稱門電路。

是實現(xiàn)邏輯功能的基本單元。

數(shù)字集成電路①一種是由三極管組成的雙極型集成電路，例如晶體管-晶體管邏輯電路（簡稱TTL）和射極耦合邏輯電路（簡稱ECL電路）。②一種是由MOS管組成的單極型集成電路，例如N-MOS邏輯電路和互補(bǔ)MOS（簡稱COMS）邏輯電路。

2.1邏輯約定與邏輯電平1.邏輯約定正邏輯：用高電平表示邏輯“1”，低電平表示邏輯“0”負(fù)邏輯：用低電平表示邏輯“1”，高電平表示邏輯“0”

通常在沒有特殊注明的情況下我們均采用正邏輯2.邏輯電平

在研究邏輯電路時，只有能確定高、低電平就可以確定邏輯狀態(tài)了，所以高、低電平可以不再是精確的某一個數(shù)值，而是可在一定范圍內(nèi)取值的邏輯電平。100100正邏輯負(fù)邏輯2.2.1二極管門電路（1）二極管的開關(guān)特性二極管當(dāng)作開關(guān)來使用正是利用了二極管的單向?qū)щ娦浴?/p>

2.2分立元件門電路門限電壓：硅材料為0.6-0.7V鍺材料為0.2-0.3V當(dāng)外加正向電壓大于死區(qū)電壓時，二極管呈現(xiàn)很小的電阻處于導(dǎo)通狀態(tài)，相當(dāng)于開關(guān)閉合，一般硅管的正向?qū)▔航礥D約為0.6~0.7V，鍺管約為0.2~0.3V。

伏安特性曲線普通二極管反向擊穿后，將失去單向?qū)щ娦?。注意：RS3V0VSRRD3V0V①導(dǎo)通②截止相當(dāng)于開關(guān)閉合相當(dāng)于開關(guān)斷開（2）.三極管的開關(guān)特性輸出回路輸入回路3V0VuO0uOUCC+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC3V0VCE②截止①飽和CBE“C~E”間相當(dāng)于開關(guān)閉合“C~E”間相當(dāng)于開關(guān)斷開CBE等效電路二極管與門

（1）電路（3）與門邏輯功能：0V0V0V3V0V+UCC5VRDADCABYDBC0V0V有0出0，全1出1事件：輸出高電平。發(fā)生為“1”不發(fā)生為“0”條件：輸入高電平。滿足，為“1”不滿足，為“0”UAUBUYABY（2）邏輯狀態(tài)表規(guī)定：高電平用“1”表示低電平用“0”表示（4）邏輯表達(dá)式：（5）工作波形：0V0V0V3V3V0V3V3V-UCC-5VRDADCABYDBCABY000011101111UAUBUY規(guī)定：高電平用“1”表示低電平用“0”表示（2）邏輯狀態(tài)表事件：輸出高電平。發(fā)生為“1”不發(fā)生為“0”條件：輸入高電平。滿足，為“1”不滿足，為“0”（3）或門邏輯功能：有1出1，全0出0（4）邏輯表達(dá)式：Y=A+B（5）工作波形圖：（6）邏輯符號：AYB>12.二極管或門(1)電路3V3V3V邏輯符號或門邏輯真值表ABF0（0V）0（0V）0（0V）0（0V）1（3V）1（3V）1（3V）0（0V）1（3V）1（3V）1（3V）1（3V）電路波形圖

邏輯表達(dá)式F=A+B邏輯真值表

AF0（0V）1（12V）1（3V）0（0.3V）電路波形圖

數(shù)字電路邏輯符號中，若在輸入端加小圓圈，表示輸入低電平信號有效。若在輸出端加小圓圈，表示輸出信號取反。2.2.2三極管非門電路UA=0VT截止?fàn)顟B(tài)UA=3VT飽和狀態(tài)邏輯關(guān)系F=A真值表

ABF0010111011102.2.3組合邏輯門電路與非門邏輯關(guān)系F=AB三極管非門二極管與門2.或非門真值表

ABF001010100110邏輯關(guān)系F=A+B≥1ABF3.與或非門ABFCD&≥1邏輯關(guān)系F=AB+CD4.異或門邏輯關(guān)系F=AB+AB=A+B=1ABF真值表

ABF000011101110A、B不同時F有輸出5.同或門邏輯關(guān)系F=AB+AB=A·B=1ABF真值表

ABF001010100111A、B相同時F有輸出“同或”門其實是“異或”門的邏輯非2.3TTL集成邏輯門電路

2.3.1TTL與非門電路2.3.2TTL集電極開路門和三態(tài)門電路2.3.3TTL集成電路的特性與參數(shù)2.3.1TTL與非門電路輸入級和輸出級均采用晶體三極管，稱為晶體三極管-晶體三極管邏輯電路，簡稱TTL電路。電路結(jié)構(gòu)（1）輸入級對輸入變量實現(xiàn)“與”運算，輸入級相當(dāng)于一個與門。（2）中間級實現(xiàn)放大和倒相功能。向后級提供兩個相位相反的信號，分別驅(qū)動T3、T4管。（3）輸出級減小電路的輸出電阻，提高輸出帶負(fù)載能力和抗干擾能力。T3和T4管總處于一管導(dǎo)通而另一管截止的工作狀態(tài)。2.工作原理兩個發(fā)射結(jié)相當(dāng)于與門的兩個輸入的二極管，完成“與”的功能當(dāng)輸入全為高電平，UA=UB=3.6V，T1的兩個發(fā)射結(jié)都反偏，集電結(jié)正偏。T2和T4飽和導(dǎo)通。T3和D3都截止，輸出低電平。

當(dāng)輸入中至少有一個為低電平時，T1的兩個發(fā)射結(jié)必然有一個導(dǎo)通，T2和T4均截止，而此時T3和D3導(dǎo)通，輸出高電平。即輸入輸出之間實現(xiàn)了“與非”的邏輯關(guān)系。輸入輸出UA/VUB/VUY/V0.333.630.33.6330.3輸入輸出ABY001011101110TTL與非門電路的電平關(guān)系表與非門真值表Y=A·B邏輯表達(dá)式2.3.2TTL集電極開路門和三態(tài)門電路TTL集電極開路門電路（OC門）“線與”

--將兩個以上門電路的輸出端直接并聯(lián)以實現(xiàn)“與”邏輯的功能。如圖，低阻通路產(chǎn)生很大電流，可能燒壞器件，且無法確定輸出是高電平還是低電平。OC門的輸出級三極管T4集電極懸空，即輸出管T4集電極開路，故稱為集電極開路門。使用時需要外接負(fù)載電阻RL（或稱上拉電阻）及電源。邏輯符號如右圖所示，OC門使用比較靈活，可將幾個OC門的輸出端連在一條輸出總線上，外接一個公共電阻RL，只要一個輸出門為“0”，F(xiàn)即為“0”只有輸出門全為“1”時，F(xiàn)為“1”，完成“與”功能OC門主要應(yīng)用于實現(xiàn)線與、電平轉(zhuǎn)換以及用做驅(qū)動顯示。將若干個OC門輸出端連接在一起再接一個上拉電阻和電源，即可構(gòu)成各輸出變量間的“與”邏輯--“線與”。OC門實現(xiàn)電平轉(zhuǎn)換

OC門驅(qū)動發(fā)光二極管

2.三態(tài)與非門輸出當(dāng)使能輸入端EN＝1時，門電路相當(dāng)于二輸入端的與非門；當(dāng)使能輸入端EN=0時，從輸出端看進(jìn)去，對地和電源都相當(dāng)于開路，呈現(xiàn)高阻抗（Z狀態(tài)）。高阻態(tài)并無邏輯值，僅表示電路與其他電路無關(guān)聯(lián)，所以三態(tài)電路仍是二值邏輯電路。低電平有效三態(tài)與非門

由于該電路有高電平、低電平和高阻態(tài)三種狀態(tài)，所以稱之為三態(tài)門。高電平有效的三態(tài)與非門電路真值表

ENABF10011011110111100××高阻電壓傳輸特性是指輸出電壓隨輸入電壓變化的關(guān)系曲線，即AB--截止區(qū)--線性區(qū)--飽和區(qū)BCCDUIHUoHUol0ui/vUIl0.51.01.52.00.31.02.03.03.6uo/vABCD2.3.2TTL門的電路特性與參數(shù)1.TTL門的電壓傳輸特性2.主要參數(shù)（1）電源電壓、輸入和輸出的高、低電平。

輸入低電平值UIL（max）輸入高電平值UIH（min）輸出低電平值UOL（max）輸出高電平值UOH（min）=3.6V(2.7v)（2）開門電平UON和關(guān)門電平UOFF。保證輸出電壓為額定低電平時，所允許的最小輸入高電平，即只有當(dāng)時，輸出才是低電平。保證輸出電壓為額定高電平時，所允許的最大輸入低電平，即只有當(dāng)時，輸出才是低電平。電源電壓VCC=5V±5%=0.3V(0.5v)=3.6V(2v)=0.3V(0.8v)（3）閾值電壓UTH。電壓傳輸特性曲線轉(zhuǎn)折區(qū)的中點所對應(yīng)的輸入電壓值--使輸出發(fā)生高低電平轉(zhuǎn)換的輸入電壓值，也稱門檻電壓。TTL與非門的閾值電壓UTH=1.4V左右。（4）噪聲容限。保證電路正常輸出的前提下，輸入電平允許波動的最大范圍。輸入高電平噪聲容限UNH：輸入高電平時，保證TTL電路仍可正常輸出的最大允許負(fù)向干擾電壓。UNH＝UOH（min）—UIH（min）

顯然，輸入低電平噪聲容限UNL：

輸入低電平時，保證TTL電路仍可正常輸出的最大允許正向干擾電壓。UNL＝UIL（max）—UOL（max）

噪聲容限越大，集成門電路的抗干擾能力越強(qiáng)。輸入噪聲容限示意圖（5）傳輸延遲時間tpd

。

電路在動態(tài)脈沖信號作用下，輸出脈沖相對于輸入脈沖延遲了多長時間。tPHL

--輸出電壓由高變低，輸出脈沖的延遲時間；tPLH

--輸出電壓由低變高，輸出脈沖的延遲時間。這兩個延遲時間的平均值稱為平均傳輸延遲時間tpd。TTL門電路的平均傳輸延遲時間tpd一般在20nS左右。（6）扇入扇出數(shù)。

扇入數(shù)：

--門電路輸入端的個數(shù)，用NI表示。對于一個2輸入的“或非”門，其扇入數(shù)NI＝2。扇出數(shù)：

--門電路在正常工作時，所能帶同類門電路的最大數(shù)目，它表示帶負(fù)載能力。拉電流負(fù)載：（存在高電平下限值）。（7）灌電流負(fù)載：（低電平存在上限值）通常邏輯器件扇出數(shù)須通過計算或?qū)嶒灥姆椒ㄇ蟮?。若NOL≠NOH，一般取兩者中的最小值。為了能夠保證數(shù)字電路或系統(tǒng)能正常工作，在設(shè)計時還需要注意要留有一定的余地。1.常用TTL與非門集成芯片74LS00——4-2輸入與非門74LS04——6反相器74U20——2-4輸入與非門74LS08——4-2輸入與門74LS02——4-2輸人或非門74LS86——異或門74LS00引腳圖和邏輯符號

2.3.4TTL電路使用常識例如圖所示電路，已知74LS00門電路參數(shù)為：IOH/IOL=1.0mA/-20mA,IIH/IIL=50μA/-1.43mA求門GP的扇出數(shù)是多少？解：門GP輸出低電平時，設(shè)可帶門數(shù)為NL：

門GP輸出高電平時，設(shè)可帶門數(shù)為NH：

取最小值，扇出系=141）與非門。2.TTL門電路無輸入端的處理。＆1ABY。ABYa.無用端接1，即可接+5V電源b.與有用端并聯(lián)＆2）或非門a.無用端接0，即地b.與有用端并聯(lián)2.4CMOS邏輯門電路2.4.1COMS反相器（1）結(jié)構(gòu)TN管為工作管，N溝道MOS增強(qiáng)型場效應(yīng)管，開啟電壓UTN。TP管為負(fù)載管（作漏極負(fù)載Rd），P溝道MOS增強(qiáng)型場效應(yīng)管，開啟電壓UTP。柵極g接在一起，作為輸入端；漏極d接在一起，作為輸出端。

電源UDD須大于兩只MOS管的開啟電壓的絕對值之和即UDD>UTN+∣UTP∣

（2）工作原理。當(dāng)輸入電壓為低電平“0”時，工作管TN因其UGS小于開啟電壓UTN而截止，負(fù)載管TP因其UGS小于開啟電壓UTP而導(dǎo)通。工作管TN截止，漏極電流近似為零，輸出電壓為高電平“1”。

當(dāng)輸入電壓為高電平“1”時，工作管TN因其UGS大于開啟電壓UTN而導(dǎo)通，負(fù)載管TP因其UGS大于開啟電壓UTP而截止，輸出電壓為低電平“0”。即電路實現(xiàn)反相器功能，工作管TN和負(fù)載管TP總是工作在互補(bǔ)的開關(guān)工作狀態(tài)，即TN

和TP的工作狀態(tài)互補(bǔ)，所以CMOS電路稱為互補(bǔ)型MOS電路。2.4.2COMS與非門和或非門1.COMS與非門Y=AB2.COMS或非門Y=A+B當(dāng)輸入信號為0時，與之相連的N溝道MOS管截止，P溝道MOS管導(dǎo)通；反之則N溝道MOS管導(dǎo)通，P溝道MOS管截止。2.4.3CMOS傳輸門和模擬開關(guān)又稱模擬開關(guān)，既可以傳輸數(shù)字信號，也可以傳輸模擬信號。TP圖3-5-10

CMOS傳輸門及其邏輯符號VDDCCvO/vIvI/vOvO/vIvI/vOCCTGCvO/vIvI/vOCTN2.4.3

CMOS傳輸門和模擬開關(guān)

CMOS傳輸門是由P溝道和N溝道增強(qiáng)型MOS管并聯(lián)互補(bǔ)組成。當(dāng)C=0V，C=VDD時，兩個MOS管都截止。輸出和輸入之間呈現(xiàn)高阻抗，傳輸門截止。當(dāng)C=VDD，C=0V時，總有一個MOS管導(dǎo)通，使輸出和輸入之間呈低阻抗，傳輸門導(dǎo)通。1.CMOS傳輸門RON小于1kΩ，典型值為80Ω，漏極和源極之間相當(dāng)于短路，輸出等于輸入。即C=1時，傳輸門打開C=0時，傳輸門關(guān)閉，輸入和輸出之間呈現(xiàn)出高阻抗?fàn)顟B(tài)，不能進(jìn)行信號傳輸。

C=1時，在整個輸入電壓范圍-5V~+5V內(nèi)，至少有一個場效應(yīng)管導(dǎo)通。場效應(yīng)管導(dǎo)通，漏源間的溝道導(dǎo)通電阻

2.CMOS傳輸門工作原理3.CMOS模擬開關(guān)2.4.4

CMOS電路特性及使用常識

CMOS電路以其低功耗、高抗干擾能力等優(yōu)點得到廣泛的應(yīng)用。其工作速度已與TTL電路不相上下，而在低功耗方面遠(yuǎn)遠(yuǎn)優(yōu)于TTL電路。目前國產(chǎn)CMOS邏輯門有CC4000系列和高速54HC/74HC系列，主要性能比較如下：253最高工作頻率/MHz692~654HC/74HC系列80903~18CC4000系列邊沿時間/ns傳輸延遲/ns電源電壓/V系列表3-5-2

CMOS門性能比較1.CMOS電路特性

(1)輸入電路的靜電防護(hù)

措施：運輸時最好使用金屬屏蔽層作為包裝材料；組裝、調(diào)試時，儀器儀表、工作臺面及烙鐵等均應(yīng)有良好接地；不使用的多余輸入端不能懸空，以免拾取脈沖干擾。

(2)輸入端加過流保護(hù)

措施：在可能出現(xiàn)大輸入電流的場合必須加過流保護(hù)措施。如在輸入端接有低電阻信號源時、在長線接到輸入端時、在輸入端接有大電容時等，均應(yīng)在輸入端接入保護(hù)電阻RP。2.CMOS電路使用常識

(3)防止CMOS器件產(chǎn)生鎖定效應(yīng)

措施：在輸入端和輸出端設(shè)置鉗位電路；在電源輸入端加去耦電路，在VDD輸入端與電源之間加限流電路，防止VDD端出現(xiàn)瞬態(tài)高壓；在vI輸入端與電源之間加限流電阻，使得即使發(fā)生了鎖定效應(yīng)，也能使T1、T