基于MultismProtel的數(shù)字搶答器

PAGE22基于Multism/Protel的數(shù)字搶答器內(nèi)容摘要：競賽搶答器系統(tǒng)是工廠、學校和電視臺等單位舉辦各種智力競賽等娛樂活動中經(jīng)常使用的重要基礎(chǔ)設(shè)備之一。本文介紹了數(shù)字搶答器的基本原理以及工作流程，現(xiàn)代電子工程設(shè)計中一種常用的有效方法就是計算機仿真技術(shù)，如multisim9，protel等。Multisim軟件解決了多數(shù)任采用實物元器件進行連線測試，這種傳統(tǒng)的實驗方法受到了許多限制，而用multisim軟件進行仿真模擬實驗，實驗過程和結(jié)果非常接近實際操作效果，參數(shù)方便修改，元器件選擇范圍也非常廣泛。本文采用的是multisim9，在前幾版的發(fā)展基礎(chǔ)上進行不斷的改善，使multisim9更加完美和強大。關(guān)鍵詞：數(shù)字搶答器multisim9仿真設(shè)計

BasedMultism/ProteldigitalResponderAbstract:Contestforsystemfactories,schoolsandtelevisionstationsandotherunitsorganizevariousquizzesandotherrecreationalactivitiesareoftenanimportantfoundationforoneofthedevicesused.Thisarticledescribesthebasicprinciplesofdigitalansweringdeviceandworkflow,modernelectronicengineeringdesignacommon,efficientwayofcomputersimulationtechnology,suchasmultisim9,protelandsoon.Multisimsoftwaretosolvethemajorityofphysicalcomponentsusedtoconnecttoanytest,thistraditionalexperimentalmethodsbymanyrestrictions,butwithmultisimsoftwaresimulationexperimentprocessandtheresultsareveryclosetotheactualoperatingresults,easytomodifyparameters,Yuandeviceselectionrangeisalsoveryextensive.Thisarticleusesmultisim9,thefirstfewversionsofthedevelopmentonthebasisofcontinuousimprovement,sothatmultisim9moreperfectandpowerful.Keywords:DigitalRespondermultisim9SimulationDesignpicture基于Multisim/Protel的數(shù)字搶答器前言數(shù)字搶答器系統(tǒng)是工廠、學校和電視臺等單位舉辦各種智力競賽等娛樂活動中經(jīng)常使用的重要基礎(chǔ)設(shè)備之一。數(shù)字搶答器由主體電路和擴展電路組成。優(yōu)先編碼電路、鎖存器、譯碼電路將參賽隊的輸入信號在顯示器上輸出；用控制電路和主持人開關(guān)啟動報警電路，以上兩部分組成主體電路。通過定時電路和譯碼電路將秒脈沖產(chǎn)生的信號在顯示器上輸出實現(xiàn)計時功能，構(gòu)成擴展電路。1Multisim9軟件1.1Multisim的發(fā)展背景隨著電子技術(shù)和計算機技術(shù)的進步，促進技術(shù)EDA技術(shù)的普及和發(fā)展，促進了革命性的新的電子電路設(shè)計，電子工程師做很多的設(shè)計工作可以通過計算家里做。傳統(tǒng)的電子電路，通過三個階段的方案設(shè)計，驗證和修改進行設(shè)計，搭接電路所需的實驗方法，往往要經(jīng)過反復實驗的Multisim軟件，品牌的過程多的工作可以通過對計算機來完成。在整個設(shè)計過程中，可以通過電腦來完成所有的電子產(chǎn)品。隨著計算機軟件的開發(fā)，Multisim軟件已經(jīng)越來越完善，使用更廣泛的Multisim9。在以前版本的開發(fā)建立了一些改進，Multisim軟件使系統(tǒng)更加健壯。1.2Multisim軟件的簡單介紹Multisim9是一個全面的工具，用于系統(tǒng)提供巨大的元件數(shù)據(jù)庫，它提供了所有先進的設(shè)計功能，以滿足需求的產(chǎn)品從設(shè)計參數(shù)的數(shù)據(jù)庫設(shè)計。IITMultisim9推出專為電子電路仿真和設(shè)計于1988年的EDA軟件工具。在Windows環(huán)境下，軟件環(huán)境Multisim9有一個完整的集成設(shè)計，測試和分析，將創(chuàng)建原理圖，電路圖顯示所有結(jié)果在一個窗口中的集成電路。構(gòu)建實際電路之前，采用虛擬仿真軟件Multisim9測試，實驗方法和工具，使現(xiàn)代實驗的產(chǎn)能擴張，以提高實驗效率，節(jié)省了大量的實驗資源。其基本步驟設(shè)計仿真軟件是Multisim9：原理圖設(shè)計，以創(chuàng)造一個模擬，部署選項電路原理圖，使用模擬設(shè)備，設(shè)置模擬分析;Multisim9開始跳水。本文介紹了作為一個平臺，Muitisim9一個應答過程復用器的設(shè)計。1.3Multisim的主要功能和特點Multisim軟件提供圖書館有13,000元素。盡管元件庫很大，但由于元件被分為不同的“系列”，就可以很容易地找到所需的元件。Multisim9元件庫包含標準的設(shè)備和最先進的數(shù)字集成電路。每個數(shù)據(jù)庫的設(shè)備具有獨特的符號，模型模擬和包裝，打造出電路圖仿真和印刷電路板制造。Multisim9還含有多種交互元素，指示元件，虛擬組件，組件和三維立體元件。交互元件可以在仿真過程組件改變的參數(shù)，來改變部分，以避免為了節(jié)省時間停止仿真參數(shù)，而且模擬的結(jié)果可以直接反映變化的元素的參數(shù)，表示該元素通過電平的外形尺寸差來表示，給用戶提供了實時的視覺反饋;虛擬數(shù)字元素是可以改變的，有利于一個概念或描述的理論觀點;評為“燈芯”，以提高組件的參數(shù)包括用戶無法理解的標準;3D元素的外觀非常相似，實際要素，了解電路原理圖和實際電路之間的關(guān)系。除了自帶Multisim9軟件自帶的主元件庫外，用戶可以創(chuàng)建“公司元件庫”將有助于用來方便的模擬實驗練習和工程設(shè)計團隊。Multisim9與其他方案相比?？梢蕴峁└鼈€性化的方式來增加組件模型來建庫。元件放置迅速和連線簡捷方便在虛擬電子工作平臺上建立電路的仿真，相對比較費時的步驟是放置元件和連線，Multisim

9可以使使用者不需要指導就可以輕易地完成元件的放置。元件的連接也非常簡單，只需單擊源引腳和目的引腳就可以完成元件的連接。當元件移動和旋轉(zhuǎn)時，Multisim

9仍可以保持它們的連接。連線可以任意拖動和微調(diào)。強大的電路分析功能

Multisim

9除了提供虛擬儀表，為了更好地掌握電路的性能，還提供了直流工作點分析、交流分析、敏感度分析、3dB點分析、批處理分析、直流掃描分析、失真分析、傅里葉分析、模型參數(shù)掃描分析、蒙特卡羅分析、噪聲分析、噪聲系數(shù)分析、溫度掃描分析、傳輸函數(shù)分析、用戶自定義分析和最壞情況分析等19種分析，這些分析在現(xiàn)實中有可能是無法實現(xiàn)的。強大的作圖功能

Multisim

9提供了強大的作圖功能，可將仿真分析結(jié)果進行顯示、調(diào)節(jié)、儲存、打印和輸出。使用作圖器還可以對仿真結(jié)果進行測量、設(shè)置標記、重建坐標系以及添加網(wǎng)格。所有顯示的圖形都可以被微軟Excel、Mathsoft

Mathcad以及LABVIEW等軟件調(diào)用。后處理器

利用后處理器，可以對仿真結(jié)果和波形進行傳統(tǒng)的數(shù)學和工程運算。如算術(shù)運算、三角運算、代數(shù)運算、布爾代數(shù)運算、矢量運算和復雜的數(shù)學函數(shù)運算。RF電路的仿真

大多數(shù)SPICE模型在進行高頻仿真時，SPICE仿真的結(jié)果與實際電路測試結(jié)果相差較大，因此對射頻電路的仿真是不準確的。Multisim

9提供了專門用于射頻電路仿真的元件模型庫和儀表，以此搭建射頻電路并進行實驗，提高了射頻電路仿真的準確性。2TTL與非門測試實驗2.1門電路2.1.1門電路的概念與分類所謂門電路，是指實現(xiàn)一些基本邏輯功能的電子電路。

門電路分為分立元件門電路和集成門電路。集成門電路種類很多，最常用的有

TTL和

CMOS

兩人系列。分立元件門電路結(jié)構(gòu)簡單，功能較差，目前在數(shù)字電路中已很少使用，但它可以說明一些基本概念和分析方法。集成門電路種類較多，功能較強，使用廣泛。使用分立元件門電路，集成電路可以被做，但在實際應用中是集成的。由于品種單一與非門可以包括各種復雜的數(shù)字邏輯電路，以及品種單一的設(shè)備，備件，調(diào)試帶來極大的方便，它沒有集成工業(yè)和門或門，以及供應與非門。2.1.2門電路的性能門電路的性能包括兩方面的內(nèi)容：一是作為基本邏輯單元的邏輯功能，另一是作為電路器件的電氣特性。門電路一般有：與門、或門、非門、與非門、或非門等。各種門電路有著不同的功能，即針對不同的輸入數(shù)值給出輸出數(shù)值（比如或門要求兩個輸入值中有一個或以上為1時輸出1；與門在兩個輸入值都為1是輸出1，否則輸出0；非門只有一個輸入，而輸出與輸入反相），就像數(shù)學上簡單的方程式；不同種類的門就像不同的方程式；大量的各種門可以描述更為復雜的方程式。實驗原理和實驗電路表2.1.輸入輸出011010100111圖2.1.23編碼器3.1編碼器概述編碼器（encoder）是將信號（如比特流）或數(shù)據(jù)進行編制、轉(zhuǎn)換為可用以通訊、傳輸和存儲的信號形式的設(shè)備。編碼器把角位移或直線位移轉(zhuǎn)換成電信號，前者稱為碼盤，后者稱為碼尺。根據(jù)編碼器的讀出模式可分為接觸式和非接觸式兩種，根據(jù)本原理，可分為增量式和絕對式兩類增量式，編碼器是將位移轉(zhuǎn)換成周期性的電信號，再轉(zhuǎn)換為電信號脈沖計數(shù)位移的大小是指用脈沖數(shù)。絕對式編碼器確定每個位置對應一個數(shù)字代碼，那只能說明在開始測量值和端部位置，但不能用于測量中間過程。3.2編碼器分類編碼器可分為以下幾類：●增量型：就是每轉(zhuǎn)過單位的角度就發(fā)出一個脈沖信號(也有發(fā)正余弦信號，然后對其進行細分，斬波出頻率更高的脈沖)，通常為A相、B相、Z相輸出，A相、B相為相互延遲1/4周期的脈沖輸出，根據(jù)延遲關(guān)系可以區(qū)別正反轉(zhuǎn)，而且通過取A相、B相的上升和下降沿可以進行2或4倍頻；Z相為單圈脈沖，即每圈發(fā)出一個脈沖?！窠^對值型：就是對應一圈，每個基準的角度發(fā)出一個唯一與該角度對應二進制的數(shù)值，通過外部記圈器件可以進行多個位置的記錄和測量?！癜葱盘柕妮敵鲱愋头譃椋弘妷狠敵觥⒓姌O開路輸出、推拉互補輸出和長線驅(qū)動輸出?！褚跃幋a器機械安裝形式分類▲有軸型：有軸型又可分為夾緊法蘭型、同步法蘭型和伺服安裝型等?！S套型：軸套型又可分為半空型、全空型和大口徑型等?！褚跃幋a器工作原理可分為：光電式、磁電式和觸點電刷式。4數(shù)據(jù)選擇器的定義和功能在多路數(shù)據(jù)傳送過程中，能夠根據(jù)需要將其中任意一路選出來的電路，叫做數(shù)據(jù)選擇器，也稱多路選擇器或多路開關(guān)。工作原理是你給A1A0一組信號比如10那么就相當于給了他一個2進制數(shù)字2也就相當于選通了D2這個輸入端，這個時候輸出Y輸出的就是D2的信號，D2是什么Y就輸出什么。數(shù)據(jù)選擇器(MUX)的邏輯功能是在地址選擇信號的控制下，從多路數(shù)據(jù)中選擇一路數(shù)據(jù)作為輸出信號。圖4.1-1數(shù)據(jù)選擇器功能示意圖圖4.1-2數(shù)據(jù)選擇器邏輯圖表4.1-1數(shù)據(jù)選擇器功能表輸入輸出使能地址GBAY1××0000D0001D1010D2011D35時序邏輯電路5.1定義數(shù)字電路根據(jù)邏輯功能的不同特點，可分為兩類，稱為組合邏輯電路（簡稱組合電路），而另一個被稱為時序邏輯電路（簡稱時序電路）。組合邏輯電路的特征是輸出的邏輯功能在任何時間僅依賴于時間的數(shù)據(jù)，而不管該電路的原始狀態(tài)。特性和時序邏輯電路是在任何時候輸出邏輯函數(shù)不僅依賴于輸入信號的時間，也取決于原始電路的狀態(tài)，甚至和前面的輸入有關(guān)。5.2電路構(gòu)成及分類在數(shù)字電路中通常分為組合邏輯和時序邏輯電路分為兩大類，組合邏輯電路的特點是輸入的變化直接反映了輸出的變化，以及輸入和輸出無關(guān)的原始狀態(tài)，并且時序電路是一種輸出不僅與當前的輸入有關(guān)，而且與其輸出狀態(tài)的原始狀態(tài)有關(guān)，其相當于在組合邏輯的輸入端加上了一個反饋輸入，在其電路中有一個存儲電路，其可以將輸出的狀態(tài)保持住。5.3時序邏輯電路的分析方法根據(jù)給定的電路，寫出它的方程、列出狀態(tài)轉(zhuǎn)換真值表、畫出狀態(tài)轉(zhuǎn)換圖和時序圖，而后分析出它的功能?；痉治霾襟E：★寫方程式●輸出方程。時序邏輯電路的輸出邏輯表達式，它通常為現(xiàn)態(tài)的函數(shù)?！耱?qū)動方程。各觸發(fā)器輸入端的邏輯表達式?！駹顟B(tài)方程。將驅(qū)動方程代入相應觸發(fā)器的特性方程中，便得到該觸發(fā)器的次態(tài)方程。時序邏輯電路的狀態(tài)方程由各個觸發(fā)器次態(tài)的邏輯表達式組成?！锪袪顟B(tài)轉(zhuǎn)換真值表將外輸入信號和現(xiàn)態(tài)作為輸入，次態(tài)和輸出作為輸出，列出狀態(tài)轉(zhuǎn)換真值表?！镞壿嫻δ艿恼f明根據(jù)狀態(tài)轉(zhuǎn)換真值表來說明電路的邏輯功能?！锂嫚顟B(tài)轉(zhuǎn)換圖和時序圖狀態(tài)轉(zhuǎn)換圖：電路由現(xiàn)態(tài)轉(zhuǎn)換到次態(tài)的示意圖。時序圖：在時鐘脈沖CP作用下，各觸發(fā)器狀態(tài)變化的波形圖。5.4實驗原理及實驗電路五進制計數(shù)器原理74LS90計數(shù)器是一種中規(guī)模二一五-十進制計數(shù)器，R0（1），R0（2）是清零端，R9（1），R9（2）是置9端，CPA和QA可組成一個二進制計數(shù)器，CPB和QBQCQD組成五進制計數(shù)器；若把QA和CPB相連，脈沖從CPA輸入，則構(gòu)成8421BCD碼十進制計數(shù)器。

表5.4-17490功能表復位輸入輸出R1R2S1S2QDQCQBQAHHL×LLLLHH×LLLLL××HHHLLH×L×L計數(shù)L×L×計數(shù)L××L計數(shù)×LL×計數(shù)●將輸出Qa與輸入B連接，構(gòu)成8421BCD碼計數(shù)器；●將輸出Qb與輸入A連接，構(gòu)成5421BCD碼計數(shù)器；74LS90具有如下的五種基本工作方式：★五分頻：即由Fd、Fc和Fb組成的異步五進制計數(shù)器工作方式。★十分頻（8421碼）：將Qa與CK2連接，可構(gòu)成8421碼十分頻電路?！锪诸l：在十分頻（8421碼）的基礎(chǔ)上，將QB端接R1，QC端接R2，其計數(shù)順序為000～101，當?shù)诹鶄€脈沖作用后，出現(xiàn)狀態(tài)QCQBQA=110，利用QBQC=11反饋到R1和R2的方式使電路置“0”?！锞欧诸l：QA→R1、QD→R2，構(gòu)成原理同六分頻。★十分頻（5421碼）：將五進制計數(shù)器的輸出端QD接二進制計數(shù)器的脈沖輸入端CK1，即可構(gòu)成5421碼十分頻工作方式。此外，據(jù)表5.4-1可知，構(gòu)成上述五種工作方式時，S1、S2端最少應有一端接地；構(gòu)成五分頻和十分頻時，R1、R2端亦必須有一端接地。圖5.4-1計數(shù)器的實驗電路如圖圖5.4-1用仿真軟件驗證計數(shù)器的邏輯功能：由電路可知，開關(guān)閉合時，輸入為低電平；開關(guān)打開時，輸入為高電平。采用7段數(shù)碼顯示器進行結(jié)果顯示。啟動仿真，依次控制各個開關(guān)的開通情況。由真值表可知只要控制R1或R2及S1或S2中每組有一個為低電平，74LS90便開始計數(shù)。本電路實現(xiàn)的是五進制計數(shù)，根據(jù)電壓型脈沖發(fā)生器所提供的脈沖，顯示器依次顯示：1、3、5、7、9。6譯碼器6.1概述6.1.1定義譯碼器是一類多輸入多輸出設(shè)備的組合邏輯電路，它可分為：變量譯碼和顯示譯碼兩類。變量譯碼器通常是多了幾分的輸入輸出設(shè)備，顯示譯碼器用來將二進制數(shù)轉(zhuǎn)換成對應的七段碼，一般其可分為驅(qū)動LED和驅(qū)動LCD解碼是編碼的逆過程，每個二進制碼的編碼中，給出了一個特殊的含義，即表示一個特定信號或?qū)ο?。理解的代碼的特殊地位的過程“翻譯”稱為解碼，解碼操作被稱為解碼器電路。或者，是在狀態(tài)解碼器的數(shù)據(jù)可以被轉(zhuǎn)換成二進制代碼在原文的含義的電路的輸出信號。6.1.2分類許多類型的解碼器，但他們的工作幾乎相同的設(shè)計和分析，其中的二進制譯碼器，二-十進制譯碼器和解碼器的屏幕是三種典型的使用非常廣泛的解碼電路。二進制碼譯碼器，也被稱為最小項譯碼器，N得到一個解碼器，該解碼器通常是較小的項目將被轉(zhuǎn)換成二進制代碼數(shù)據(jù)的代碼;碼器解碼器是由一個編碼到另一種編碼轉(zhuǎn)換;顯示譯碼器，編碼一般是翻譯成一個特殊的代碼或代碼數(shù)據(jù)，并通過顯示裝置顯示的解碼器的狀態(tài)。6.1.3譯碼器電路結(jié)構(gòu)由與門電路構(gòu)成的2輸入譯碼器，其輸出共有22個（即4），可以每個其輸出對應于一個最小項。在電路中當輸入BA的取值為10，即對應十進制數(shù)的2時，其F2輸出為高電平，其余的輸出為0。主要使用了與非門構(gòu)成的2輸入的譯碼器，其每個輸出對應于一個最小項的非。在這點電路中，當輸入BA的取值為10時，其輸出F2不再為1，而是輸出為0，其余的輸出為1。上面列出的為2輸入的情況，對于輸入為2個以上的情況也與此相同，同樣可以有輸出高電平有效的，也有輸出低電平有效的。6.1.4用譯碼器實現(xiàn)邏輯功能由于任何一組合邏輯電路都可以寫成最小項表達式的形式，而譯碼器電路的輸出列出了該電路的所有最小項表達式（或最小項的非表達式），故可以用譯碼器電路實現(xiàn)各種組合邏輯電路。用74LS138實現(xiàn)函數(shù)須注意兩點：■74LS138的輸出是低電平有效，故實現(xiàn)邏輯功能時，輸出端不可借或門及非門■74138與前面不同的是，其有使能端，故使能端必須加以處理，否則無法實現(xiàn)需要的邏輯功能。6.1.5使能輸入端在集成電路規(guī)模經(jīng)常遇到的使能端（EnablePin），使終端可以是數(shù)據(jù)可被用來擴大終端集成電路功能的輸入/輸出的大小的輸出，2輸入與譯碼器的輸入端，由于添加輸入端子功能改變當E=0時，輸出全為0，最后譯碼器的空閑時間，這是積極的高，那么他的結(jié)論可沒有一個工作狀態(tài)，我們可以理解E=0，當譯碼器不能正常工作，當E=1，我們可以看到，它的譯碼器可以正常工作，我們稱此輸入為E=1可以正常使用所謂的高電平使能端。6.2實驗原理及實驗電路譯碼器是一種具有“翻譯”功能的邏輯電路，這種電路能將輸入二進制代碼的各種狀態(tài)，按照其原意翻譯成對應的輸出信號。有一些譯碼器設(shè)有一個和多個使能控制輸入端，又成為片選端，用來控制允許譯碼或禁止譯碼。74LS138為3線－8線譯碼器，共有54LS138和74LS138兩種線路結(jié)構(gòu)型式。74139譯碼器的工作方式：內(nèi)部包括兩個相同的2——4線譯碼器，每個譯碼器有3個輸入端：G輸入允許；B、A地址數(shù)據(jù)輸入。G=0時允許譯碼，A、B為不同數(shù)據(jù)時，對應的輸出端為低電平。表6.2-1真值表輸入輸出GBAY3Y2Y1Y01××11110001110001110101010110110111圖6.2-1譯碼器的實驗電路如圖6.2-1用仿真軟件驗證譯碼器的邏輯功能：由電路圖可知，開關(guān)閉合時，輸入為低電平；開關(guān)打開時，輸入為高電平。采用燈的亮度進行結(jié)果顯示。X1、X2、X3、X4分別對應Y1、Y2、Y3、Y4。啟動仿真，依次控制各個開關(guān)的開通情況。由真值表6.2-1可知首先要控制G為高電平，便可控制譯碼輸出。X1、X2閉合時，Y1、Y2、Y3點亮，Y0滅；X1閉合，X2打開時，Y0、Y2、Y3點亮，Y1滅；X1打開，X2閉合時，Y0、Y1、Y3點亮，Y2滅；X1、X2打開時，Y0、Y1、Y2點亮，Y3滅。據(jù)此驗證了譯碼器的邏輯功能。7555定時電路7.1概述7.1.1定義當集成基電路又稱為集成或定時器555電路是一種數(shù)字、模擬混合型的中規(guī)模集成電路，被廣泛使用。這是一個延遲時間和各種各樣的電路用于產(chǎn)生一個脈沖信號，由于內(nèi)部的標準電壓通過使用三個5K電阻電路555如此命名。7.1.2分類電路的類型有雙極型和CMOS兩類，類似于2的結(jié)構(gòu)和工作原理。幾乎所有的雙極模型最后三個數(shù)字產(chǎn)品是555或556;所有CMOS型號7555或最后四位數(shù)字是7556，正是相同的邏輯功能和引腳排列既方便交流。555和7555頃單一的計時器。556和7556頃兩個定時器。電源電壓VCC=+5V雙極?15伏，以200mA的最大輸出電流，CMOS電壓為3?18V?！?55時的基本電路的特征：555芯片的應用程序啟動時，稱為555或555定時器電路。但是，發(fā)展，這除了延遲的控制程序，同時也為光，恒溫，壓力，速度，以及其他控制和測量測試音之后。此外，該組合物還可以是脈沖的，單穩(wěn)態(tài)，雙穩(wěn)態(tài)，以及脈沖調(diào)制電路的交變電流源的信號，功率變換，頻率變換，脈沖調(diào)制。因為它是可靠，使用方便，價格低廉，被廣泛應用于各種電子產(chǎn)品，有幾十個555元器件，它是一個分壓器，比較器，基本R-S觸發(fā)器，放電管以及緩沖器等。該電路是比較復雜的，模擬和數(shù)字電路的混合?！?55電路的工作原理:電路555的內(nèi)部電路框圖如圖7-1所示。它包括兩個電壓比較器，一個RS鎖存基地，一個放電開關(guān)T，比較器的參考電壓分壓器組成的構(gòu)成只提供5KΩ三個電阻。分別使比較器A1和A2的反相輸入端和比較器的參考電平終端的CCV32CCV31反相輸入端的底部的高度。A1和A2輸出RS狀態(tài)控制和狀態(tài)放電開關(guān)搖桿。當從6英尺的輸入，并且觸發(fā)輸入高電平信號超過參考電平CCV32，觸發(fā)器被復位，輸出端子555的3腳輸出低，而放電開關(guān)導通;當2英尺下面CCV31的輸入信號和輸入，鎖存輸出5553英尺高，而放電開關(guān)是關(guān)閉的。DR是復位端（4腳）時，RD=0，555輸出低電平。VC是控制電壓端（5腳）中，比較器A1CCV32通常的輸出作為基準電平，當一個電壓端子5的外部輸入，即，通過改變比較器的參考電平達到另一個命令的輸出時，電壓沒有連接，電容器通常是連接到地一個0.01μF，從消除外部干擾，水平濾波效果參考以確保穩(wěn)定性。T為放電管，當T導通時，連接銷7的電容器提供具有低電阻的放電通路。計時器555主要是電阻性，電容充電和由兩個比較器，用于檢測電壓的電容來確定輸出電平，并接通和斷開放電開關(guān)的電平形成的放電電路。這是很容易的從幾微秒建立到數(shù)十個延遲電路分鐘的很容易被一個單穩(wěn)態(tài)觸發(fā)器，施密特觸發(fā)器，作為一個脈沖發(fā)生器電路或波形轉(zhuǎn)換。圖7.1.4-1555定時器組成框圖▲它的各個引腳功能如下：

1腳：外接電源負端VSS或接地，一般情況下接地。

8腳：外接電源VCC，雙極型時基電路VCC的范圍是4.5

~

16V，CMOS型時基電路VCC的范圍為3

~

18V。一般用5V。

3腳：輸出端Vo

2腳：TL低觸發(fā)端

6腳：TH高觸發(fā)端

4腳：DR是直接清零端。當DR端接低電平，則時基電路不工作，此時不論TL、TH處于何電平，時基電路輸出為“0”，該端不用時應接高電平。5腳：VC為控制電壓端。若此端外接電壓，則可改變內(nèi)部兩個比較器的基準電壓，當該端不用時，應將該端串入一只0.01μF電容接地，以防引入干擾。

7腳：放電端。該端與放電管集電極相連，用做定時器時電容的放電。在1腳接地，5腳未外接電壓，兩個比較器A1、A2基準電壓分別為CC，CCV31,V32的情況下，555時基電路的功能表如表7—1示。表7.1.4-1555定時器邏輯功能清零端高觸發(fā)端低觸發(fā)端Q放電管功能0××0導通直接清零10導通置011截止置11不變保持8數(shù)字搶答器的設(shè)計8.1搶答器的總體結(jié)構(gòu)如圖8.1-1所示為總體方框圖。按通電源后，后臺工作人員將檢測開關(guān)S置“檢測”狀態(tài)，數(shù)碼管在正常清除下，顯示“”

；當后臺工作人員將檢測開關(guān)S置“搶答”狀態(tài)，主持人按系統(tǒng)清除按鍵，搶答器處于禁止狀態(tài)，編號顯示器滅燈；主持人松開宣布“開始”，搶答器工作。選手按動搶答按鍵，搶答器完成：優(yōu)先判斷、編號鎖存、編號顯示。當一輪答題之后，優(yōu)先搶答選手的編號一直保持到主持人將系統(tǒng)清除為止。如果再次搶答必須由主持人再次按動系統(tǒng)清除按鍵。圖8.1-1搶答器8.2優(yōu)先判斷與編號鎖存電路優(yōu)先判斷與編號鎖存電路如圖8.2-1所示。電路選用優(yōu)先編碼器74LS148和鎖存器74LS279來完成。該電路主要完成兩個功能：一是分辨出按鍵的先后順序，并鎖存優(yōu)先搶答的編號；二是禁止其他選手按鍵，其按鍵操作無效。工作過程：系統(tǒng)清除按鍵按動時，74LS279的四個RS觸發(fā)的置0端均為0，使四個觸發(fā)器均被置0。1Q為0，＃使74LS148的使能端等于074LS148處于允許編碼的狀態(tài)，同時1Q為0，使74LS148的滅燈輸入端等于0，數(shù)碼管無顯示。這時搶答器處于準備搶答狀態(tài)。當系統(tǒng)清除按鍵松開時，搶答器處于等待狀態(tài)。當有選手將按鍵開關(guān)按下時，搶答器將接受并顯示搶答結(jié)果，假設(shè)按下的是S4，則74LS148的編碼輸入為011，此代碼送入74LS279鎖存后，使4Q3Q2Q=100。亦即74LS148的輸入為0100；又74LS148的優(yōu)先編碼標志輸出為0，使1Q=1，74LS148處于譯碼狀態(tài)，譯碼的結(jié)果顯示為“4”圖8.2-1有線判斷與編號鎖存表8.2-174LS148真值表InputsOutputsE101234567A2A1A0GSE0H××××××××HHHHHL×××××××LLLLLHL××××××LHLLHLHL×××××LHHLHLLHL××××LHHHHLLLHL×××LHHHHHLLLHL××LHHHHHHLHLHL×LHHHHHHHHLLHLLHHHHHHHHHLLH圖8.2-274LS148邏輯圖表8.2-274LS279真值表InputsOutputsSRQHHQLHHHLLLLNotsure圖8.2-374LS279邏輯圖8.3搶答器的單元電路設(shè)計簡易邏輯數(shù)字搶答器：主要的和擴展電路電路。優(yōu)先編碼器電路，鎖定電路隊在顯示模式下的輸入信號進行解碼，啟動報警電路和控制電路的開關(guān)B組成的兩個或多個部分的主電路。譯碼電路由定時電路和所述第二脈沖信號產(chǎn)生和輸出，