IO接口譯碼電路設計

I/O接口譯碼電路設計2B1A1B10A10MEMRIORDRQ3DRQ1B20IRQ6IRQ4DACK2ALEB31A20A31ResetDrvIRQ2DRQ2MEMWIOWDACK3DACK1DACK0IRQ7IRQ5IRQ3T/COSCD7D0D7~D08根數(shù)據(jù)線A19AENA11A0A19~A020根數(shù)據(jù)線I/OCHRDYI/OCHCKPC總線是IBMPC及PC/XT機上使用的總線，又稱XT總線或8位ISA總線。鎖存器、8286發(fā)送接收器、8259中斷控制器、8237DMA控制器以及其他邏輯的重新驅動和組合控制而形成，又稱I/O通道。它共有62引腳，其中，數(shù)據(jù)線8根、地址線20根、控制線21根、狀態(tài)線2根，還有時鐘、電源、地線。PC總線見教材p1713ISA總線ISA（IndustryStandardArchitecture，工業(yè)標準體系結構）是IBMPC/AT（80286）機上首先使用，故又稱為AT總線，后被國際標準化組織確定為國際標準ISA。它具有16位數(shù)據(jù)寬度，最高工作頻率位8MHz，數(shù)據(jù)傳輸速率達到16MB/s，地址線24條，可尋訪16M字節(jié)地址單元。ISA總線98芯插槽引腳分布BADC36線62線PC總線D1D2D3D4D5D6D7D8D8D10D11D12D13D14D15D16D17D18C1C2C3C4C5C6C7C8C8C10C11C12C13C14C15C16C17C18MEMCS16I/OCS16IRQ10IRQ11IRQ12IRQ13IRQ14DACK0DRQ0DACK5DACK6DACK7DRQ5DRQ6DRQ7+5VMASTERGNDSBHEMEMRMEMWLA23LA22LA21LA20LA19LA18LA17SD15SD14SD13SD12SD11SD10SD09SD08ISA4AEN:地址允許信號PC總線、ISA總線可由CPU或DMA控制器控制，當DMA控制器控制總線時，它同時產(chǎn)生AEN信號，用于禁止CPU控制總線。AEN=0，表示CPU控制總線。AEN=1，表示DMA控制器控制總線5PC總線信號

CPU最大模式信號

CPU最小模式信號

IORIORCRD,M/IO=0IOWIOWCWR,M/IO=0MEMRMRDCRD,M/IO=1MEMWMWTCWR,M/IO=1讀寫信號由CPU或DMA控制器產(chǎn)生，經(jīng)總線控制器至總線，傳送給總線上的從設備常用于接口譯碼電路設計有時于接口譯碼電路設計6I/O端口的譯碼譯碼電路的作用1譯碼電路的構成2譯碼電路的設計方法3片內(nèi)譯碼和片選譯碼47譯碼電路的作用將CPU執(zhí)行IN/OUT指令發(fā)出的地址信號,“翻譯”成欲操作口的選通信號。解決存儲器、I/O設備與CPU連接時地址總線失配問題。此信號常作為接口內(nèi)三態(tài)門或鎖存器的控制信號接通或斷開接口數(shù)據(jù)線與系統(tǒng)的連接。8該電路在CPU執(zhí)行指令

MOVDX,200HINAL,DX將輸入設備的數(shù)據(jù)讀入CPU內(nèi)AL中圖中譯碼電路的作用：只當A15~A0上出現(xiàn)200H時，（即0000001000000000B）輸出0，其他輸出1。例一個輸入設備的簡單接口電路三態(tài)緩沖器輸入設備數(shù)據(jù)線IOR地址譯碼地址線

200H000D7~D0A15~A0與非PC總線9執(zhí)行:MOVDX,200H

INAL,DX

三態(tài)緩沖器輸入設備數(shù)據(jù)線IOR地址譯碼地址線

200H000D7~D0A15~A0與非PC總線IN指令時序A15~A0IORCLKD7~D0T4T1T2T3Tw000000100000000010輸入設備接口電路，即硬件上保證:只在CPU執(zhí)行從200H端口輸入數(shù)據(jù)時，

三態(tài)門處于工作狀態(tài)，使輸入設備的數(shù)據(jù)送上總線側，而CPU執(zhí)行其它指令時,

三態(tài)門均處于高阻狀態(tài),使輸入設備的數(shù)據(jù)線與總線側斷開三態(tài)緩沖器輸入設備數(shù)據(jù)線IOR地址譯碼地址線

200H000D7~D0A15~A0與非PC總線MOVDX,200HINAL,DX思考：其他的指令為什么不可以？11該電路在CPU執(zhí)行指令

MOVDX,300HOUTDX,AL

將CPU內(nèi)AL中的數(shù)據(jù)送至輸出設備圖中譯碼電路的作用：只當A15~A0上出現(xiàn)300H時，（即0000001100000000B）輸出0，其他輸出1。例一個輸出設備的簡單接口電路PC總線鎖存器輸出設備數(shù)據(jù)線IOW地址譯碼地址線

300H000D7~D0A15~A0與非12OUT指令時序執(zhí)行：

MOVDX,300H

OUTDX,AL

A15~A0CLKIOWD7~D0T4T1T2T3TwPC總線鎖存器輸出設備數(shù)據(jù)線IOW地址譯碼地址線

300H000D7~D0A15~A0與非000001100000000013輸出設備接口電路，即硬件上保證:只在CPU執(zhí)行從300H端口輸出數(shù)據(jù)時，

鎖存器處于觸發(fā)狀態(tài)，其輸出隨輸入變化，而CPU執(zhí)行其它指令時,

鎖存器均處于鎖存狀態(tài),其輸出不隨輸入變化，PC總線鎖存器輸出設備數(shù)據(jù)線IOW地址譯碼地址線

300H000D7~D0A15~A0與非MOVDX,300HOUTDX,AL思考：其他的指令為什么不可以？14I/O端口的譯碼譯碼電路的作用1譯碼電路的構成2譯碼電路的設計方法3片內(nèi)譯碼和片選譯碼41574LS138譯碼器門電路：與門、非門、或門、與非門、或非門等譯碼器：

2-4線譯碼器74LS1393-8線譯碼器74LS1384-16線譯碼器74LS154等可用門電路、譯碼器或者兩者的組合實現(xiàn)。AY0BY1CY2Y3G1Y4G2AY5G2BY6Y716I/O端口的譯碼譯碼電路的作用1譯碼電路的構成2譯碼電路的設計方法3片內(nèi)譯碼和片選譯碼417

據(jù)端口地址確定地址信號A15~A0的取值，用門電路、譯碼器或兩者組合實現(xiàn)滿足此取值情況的電路。設計譯碼電路時：

1.端口的選通信號通常為低電平有效

2.除端口的地址信號參加譯碼外，控制信號IOW、IOR(IO/M，AEN也可參加譯碼)18譯碼電路A0A1A14A15IORIOWAEN譯碼電路示意圖19AY0BY1CY2Y3G1Y4G2AY5G2BY6Y72021例設計端口地址為218H的譯碼電路分析

CPU執(zhí)行IN/OUT指令時，發(fā)出端口的地址信號

MOVDX,218H

INAL,DX

或

OUTDX,AL對應218H端口的地址信號為（取A9~A0）：

A9A8A7A6A5A4A3A2A1A0(地址信號)1000011000B218H只要滿足此地址取值的譯碼電路均可22PC總線方法一、用門電路實現(xiàn)218H的地址譯碼數(shù)據(jù)線DBRDWRCS端口譯碼電路0A9A8A7A6A5A4A3A2A1A0AENIORIOWI/O接口D0~D7D0~D710000110000&譯碼電路部分滿足：只當?shù)刂沸盘朅9~A0為：A9A8A7A6A5A4A3A2A1A01000011000即218H時，輸出0，使I/O接口的CS有效否則輸出1

使I/O接口的CS無效23PC總線數(shù)據(jù)線DBRDWRCS端口譯碼電路0A9A8A7A6A5A4A3A2A1A0AENIORIOWI/O接口D0~D7D0~D710000110000&注意譯碼電路中：由于高位地址線A15~A10未參與譯碼,即:地址A15~A0為：××××××1000011000均能輸出0,所以該電路使：一個端口對應多個地址

共26=64個

218H，618H

A18H，E18H等等24采用實際芯片PC總線RDWRCSI/O接口D0~D7數(shù)據(jù)線DB端口譯碼電路0A9A8A7A6A5A4A3A2A1A0AEN+5VIORIOWD0~D710000110000&&≥10074LS3074LS2074LS3274LS30為8輸入與非門74LS20為4輸入與非門74LS32為2輸入或門當?shù)刂沸盘枮椋篈9A8A7A6A5A4A3A2A1A01000011000即地址為218H或門74LS32輸出0，使I/O接口的CS有效。25方法二、用譯碼器、門電路組合實現(xiàn)218H的地址譯碼74LS1383-8譯碼器218HAY0BY1CY2G1Y3Y4G2AY5Y6G2BY7

0000110000100&A0A1A2AENA3A4A5A6A7A8A9IORIOWPC總線CSI/O接口D0~D7&RDWR數(shù)據(jù)線DBD0~D7端口譯碼電路當端口地址信號為：A9A8A7A6A5A4A3A2A1A01000011000即218H時（且IOR和IOW有中一個為低電平）Y0輸出0，使I/O接口的CS有效26219H21AH21BH21CH21DH21EH21FH218H思考1：1.Y2~Y7譯出的端口地址各是多少？74LS1383-8譯碼器AY0BY1CY2G1Y3Y4G2AY5Y6G2BY7

0110000100&&端口譯碼電路A0A1A2AENA3A4A5A6A7A8A9IORIOWPC總線101010101100110011110000Y7Y6Y5Y4Y3Y2Y1Y027思考2：將A0與A2位置互換，Y0~Y7譯出的地址各是多少？74LS1383-8譯碼器AY0BY1CY2G1Y3Y4G2AY5Y6G2BY7

0110000100&&端口譯碼電路A2A1A0AENA3A4A5A6A7A8A9IORIOWPC總線281．根據(jù)電路先確定與使能控制連接的信號：

G1=1即：AEN=0A9A8A7A6A5A4A3G2A=01000011G2B=0IOW或IOR為02．再分析與選擇控制C、B、A相連的各引腳3．最后綜合所有地址信號的取值，得出結論

外部連線可變，而74LS138芯片的工作原理不變。2974LS1383-8譯碼器218HAY0BY1CY2G1Y3Y4G2AY5Y6G2BY7

0110000100&&端口譯碼電路A2A1A0AENA3A4A5A6A7A8A9IORIOWPC總線101010101100110011110000Y7Y6Y5Y4Y3Y2Y1Y0218H21CH21AH21EH219H21DH21BH21FH30I/O端口的譯碼譯碼電路的作用1譯碼電路的構成2譯碼電路的設計方法3片內(nèi)譯碼和片選譯碼431片內(nèi)譯碼:

在芯片內(nèi)部的譯碼電路用于區(qū)分芯片內(nèi)部不同的端口片選譯碼:在芯片外部的譯碼電路用于選擇不同的芯片或端口218~21FH220~227H228~22FH230~237H32片選譯碼通常譯出的是一個地址范圍并行接口8255ACS外設數(shù)據(jù)線A0A1RDWRPC總線IORA0A1IOWA2A3A4A5A6A7A8A9AEN片選譯碼片內(nèi)譯碼端口A端口B端口C端口D串行接口8251數(shù)/模轉換0832模/數(shù)轉換080933PC總線通常將低位地址線（1位或幾位）直接連在芯片上，用于片內(nèi)譯碼，而其余的高位地址線用于片選譯碼。并行接口8255ACS外設數(shù)據(jù)線A0A1RDWRIORA0A1IOWA2A3A4A5A6A7A8A9AEN片選譯碼片內(nèi)譯碼端口A端口B端口C端口D串行接口8251數(shù)/模轉換0832模/數(shù)轉換080934例分析下圖74LS138各輸出端的譯碼地址(片選譯碼)74LS1383-8譯碼器218HAY0BY1CY2G1Y3Y4G2AY5Y6G2BY700010&A3A4A5+5VA6A7A8A9AENIORIOWPC總線&片選譯碼電路351.

先確定與使能控制G1、G2A、G2B相連的各引腳G1連+5V，始終有效

IOR、IOW任一為0G2A、G2B為0，則A9A8A7A6，AEN為010002.

再分析與選擇控制C、B、A相連的各引腳

3.

考慮到A2、A1、A0未參加譯碼，其值任意，