計(jì)算機(jī)組成原理統(tǒng)考大綱及試題

09年“計(jì)算機(jī)組成原理”

統(tǒng)考試題結(jié)構(gòu)分析北京郵電大學(xué)白中英一、單項(xiàng)選擇題

（12小題，每小題2分，共24分）第1章計(jì)算機(jī)系統(tǒng)概論（1）第2章運(yùn)算方法與運(yùn)算器（2）第3章存儲(chǔ)系統(tǒng)（3）第4章指令系統(tǒng)（2）第5章中央處理機(jī)（2）第6章總線系統(tǒng)（1）第8章I/O系統(tǒng)（1）二、綜合應(yīng)用題

（兩大題，共21分）43題（8分）

分析計(jì)算題（中斷與DMA）：

涉及第5、6、8章44題（11分）

設(shè)計(jì)題（指令周期設(shè)計(jì)）：

涉及第2、3、4、5章三、第44題解析1、題目要求

（1）插入數(shù)據(jù)通路圖與已知條件

三、第44題解析三、第44題解析三、第44題解析2、分析（1）數(shù)據(jù)通路組成（運(yùn)算器、存儲(chǔ)器、總線、指令系統(tǒng)、CPU）（2）指令周期、CPU周期、時(shí)鐘周期的概念（3）機(jī)器指令A(yù)DD(R1),R0的含義：

(R0)+((R1))(R1)（4）指令周期流程圖設(shè)計(jì)（插圖）（5）指令執(zhí)行階段（執(zhí)行周期）控制信號(hào)列表（插表）三、第44題解析（4）指令周期流程圖設(shè)計(jì)（5）指令執(zhí)行階段（執(zhí)行周期）控制信號(hào)列表2009年北郵學(xué)生統(tǒng)考數(shù)據(jù)參加統(tǒng)考人數(shù)（報(bào)名北郵計(jì)算機(jī)學(xué)院）144人1、單項(xiàng)選擇題（24分），由答題卡閱卷統(tǒng)分（成績(jī)不知）2、第43題分析計(jì)算題（8分）：

滿分38人，平均分5.9分3、第44題設(shè)計(jì)題（13分）：

滿分42人，平均分10.5分五條基本經(jīng)驗(yàn)1、有一套好的教材（主教材發(fā)行量97萬(wàn)冊(cè)，全國(guó)有400余所院校選用）《計(jì)算機(jī)組成原理（第四版·立體化教材）》，

國(guó)家級(jí)精品課程教材，科學(xué)出版社，2008年

《計(jì)算機(jī)組成原理解題指南（第四版）》，

國(guó)家級(jí)精品課程教材，科學(xué)出版社，2008年

主教材副教材五條基本經(jīng)驗(yàn)2、有一臺(tái)好的教學(xué)儀器（國(guó)家專利），白中英設(shè)計(jì)，清華大學(xué)科教儀器廠生產(chǎn)，2005孔子曰：“學(xué)而時(shí)習(xí)之，不亦樂(lè)乎”！理論教學(xué)與實(shí)踐教學(xué)并舉（16學(xué)時(shí)課程實(shí)驗(yàn)，2周時(shí)課程設(shè)計(jì)）舉例：第44大題

參加過(guò)課程設(shè)計(jì)的42位同學(xué)均得滿分；

未參加課程設(shè)計(jì)的3名同學(xué)得0分。TEC-5數(shù)字邏輯與計(jì)算機(jī)組成實(shí)驗(yàn)系統(tǒng)五條基本經(jīng)驗(yàn)3、有一個(gè)好的心理狀態(tài)（心中有數(shù)）四門(mén)課程組成一份卷子，難度不會(huì)大150分卷子中：

選擇題80分（考查基本概念）

綜合題70分（考查分析和解決問(wèn)題能力）五條基本經(jīng)驗(yàn)4、把握好指導(dǎo)思想（8字方針）全面復(fù)習(xí)（應(yīng)對(duì)選擇題，涉及每一章）重點(diǎn)掌握（應(yīng)對(duì)綜合題，涉及重點(diǎn)章）四個(gè)重點(diǎn)：第2章、第3章、第5章、第8章重點(diǎn)中的重點(diǎn)：第5章CPU五條基本經(jīng)驗(yàn)5、把握好試題內(nèi)容和類型試題內(nèi)容：依據(jù)考試大綱試題題型：選擇、證明、計(jì)算、分析、設(shè)計(jì)謝謝！白中英bzy66@考試大綱Ⅰ.考試性質(zhì)計(jì)算機(jī)學(xué)科專業(yè)基礎(chǔ)綜合考試是為高等院校和科研院所招收計(jì)算機(jī)科學(xué)與技術(shù)學(xué)科的碩士研究生而設(shè)置的具有選拔性質(zhì)的聯(lián)考科目，其目的是科學(xué)、公平、有效地測(cè)試考試掌握計(jì)算機(jī)科學(xué)與技術(shù)學(xué)科大學(xué)本科階段專業(yè)基礎(chǔ)知識(shí)、基本理論、基本方法的水平和分析問(wèn)題、解決問(wèn)題的能力，評(píng)價(jià)的標(biāo)準(zhǔn)是高等院校計(jì)算機(jī)科學(xué)與技術(shù)學(xué)科優(yōu)秀本科畢業(yè)生所能達(dá)到的及格以上水平，以利于各高等院校和科研院所擇優(yōu)選拔，確保碩士研究生的招生質(zhì)量。Ⅱ.考查目標(biāo)計(jì)算機(jī)學(xué)科專業(yè)基礎(chǔ)綜合考試涵蓋數(shù)據(jù)結(jié)構(gòu)、計(jì)算機(jī)組成原理、操作系統(tǒng)和計(jì)算機(jī)網(wǎng)絡(luò)等學(xué)科專業(yè)基礎(chǔ)課程。要求考生系統(tǒng)地掌握上述專業(yè)基礎(chǔ)課程的基本概念、基本原理和基本方法，能夠綜合運(yùn)用所學(xué)的基本原理和基本方法分析、判斷和解決有關(guān)理論問(wèn)題和實(shí)際問(wèn)題。Ⅲ.考試形式和試卷結(jié)構(gòu)

一、試卷滿分及考試時(shí)間

本試卷滿分為150分，考試時(shí)間為180分鐘。

二、答題方式

答題方式為閉卷、筆試。

三、試卷內(nèi)容結(jié)構(gòu)

數(shù)據(jù)結(jié)構(gòu) 45分

計(jì)算機(jī)組成原理 45分

操作系統(tǒng) 35分

計(jì)算機(jī)網(wǎng)絡(luò) 25分

四、試卷題型結(jié)構(gòu)

單項(xiàng)選擇題 80分（40小題，每小題2分）

綜合應(yīng)用題 70分Ⅳ.考查內(nèi)容

計(jì)算機(jī)組成原理的考查目標(biāo)：

1.理解單處理器計(jì)算機(jī)系統(tǒng)中各部件的內(nèi)部工作原理、組成結(jié)構(gòu)以及相互連接方式，具有完整的計(jì)算機(jī)系統(tǒng)的整機(jī)概念。

2.理解計(jì)算機(jī)系統(tǒng)層次化結(jié)構(gòu)概念，熟悉硬件與軟件之間的界面，掌握指令集體系結(jié)構(gòu)的基本知識(shí)和基本實(shí)現(xiàn)方法。

3.能夠運(yùn)用計(jì)算機(jī)組成的基本原理和基本方法，對(duì)有關(guān)計(jì)算機(jī)硬件系統(tǒng)中的理論和實(shí)際問(wèn)題進(jìn)行計(jì)算、分析，并能對(duì)一些基本部件進(jìn)行簡(jiǎn)單設(shè)計(jì)。一、計(jì)算機(jī)系統(tǒng)概述（一）計(jì)算機(jī)發(fā)展歷程

（二）計(jì)算機(jī)系統(tǒng)層次結(jié)構(gòu)

1.計(jì)算機(jī)硬件的基本組成

2.計(jì)算機(jī)軟件的分類

3.計(jì)算機(jī)的工作過(guò)程

（三）計(jì)算機(jī)性能指標(biāo)

吞吐量、響應(yīng)時(shí)間；CPU時(shí)鐘周期、主頻、CPI、CPU執(zhí)行時(shí)間；MIPS、MFLOPS。二、數(shù)據(jù)的表示和運(yùn)算（一）數(shù)制與編碼

1.進(jìn)位計(jì)數(shù)制及其相互轉(zhuǎn)換2.真值和機(jī)器數(shù)

3.BCD碼4.字符與字符串

5.校驗(yàn)碼

（二）定點(diǎn)數(shù)的表示和運(yùn)算

1.定點(diǎn)數(shù)的表示

無(wú)符號(hào)數(shù)的表示；有符號(hào)數(shù)的表示。

2.定點(diǎn)數(shù)的運(yùn)算

定點(diǎn)數(shù)的位移運(yùn)算；原碼定點(diǎn)數(shù)的加/減運(yùn)算；補(bǔ)碼定點(diǎn)數(shù)的加/減運(yùn)算；定點(diǎn)數(shù)的乘/除運(yùn)算；溢出概念和判別方法。

（三）浮點(diǎn)數(shù)的表示和運(yùn)算

1.浮點(diǎn)數(shù)的表示

浮點(diǎn)數(shù)的表示范圍；IEEE754標(biāo)準(zhǔn)

2.浮點(diǎn)數(shù)的加/減運(yùn)算

（四）算術(shù)邏輯單元ALU

1.串行加法器和并行加法器

2.算術(shù)邏輯單元ALU的功能和機(jī)構(gòu)二、數(shù)據(jù)的表示和運(yùn)算（續(xù)）三、存儲(chǔ)器層次機(jī)構(gòu)（一）存儲(chǔ)器的分類（二）存儲(chǔ)器的層次化結(jié)構(gòu)（三）半導(dǎo)體隨機(jī)存取存儲(chǔ)器

1.SRAM存儲(chǔ)器的工作原理

2.DRAM存儲(chǔ)器的工作原理（四）只讀存儲(chǔ)器（五）主存儲(chǔ)器與CPU的連接（六）雙口RAM和多模塊存儲(chǔ)器三、存儲(chǔ)器層次機(jī)構(gòu)（續(xù)）（七）高速緩沖存儲(chǔ)器（Cache）

1.程序訪問(wèn)的局部性原理

2.Cache的基本工作原理

3.Cache和主存之間的映射方式

4.Cache中主存塊的替換算法

5.Cache寫(xiě)策略

（八）虛擬存儲(chǔ)器

1.虛擬存儲(chǔ)器的基本概念

2.頁(yè)式虛擬存儲(chǔ)器

3.段式虛擬存儲(chǔ)器

4.段頁(yè)式虛擬存儲(chǔ)器

5.TLB（快表）四、指令系統(tǒng)（一）指令格式

1.指令的基本格式

2.定長(zhǎng)操作碼指令格式

3.擴(kuò)展操作碼指令格式（二）指令的尋址方式

1.有效地址的概念

2.數(shù)據(jù)尋址和指令尋址

3.常見(jiàn)尋址方式（三）CISC和RISC的基本概念

五、中央處理器（CPU）（一）CPU的功能和基本結(jié)構(gòu)（二）指令執(zhí)行過(guò)程（三）數(shù)據(jù)通路的功能和基本結(jié)構(gòu)（四）控制器的功能和工作原理

1.硬布線控制器2.微程序控制器

微程序、微指令和微命令；微指令格式；微命令的編碼方式；微地址的形式方式。（五）指令流水線

1.指令流水線的基本概念

2.超標(biāo)量和動(dòng)態(tài)流水線的基本概念六、總線（一）總線概述

1.總線的基本概念

2.總線的分類

3.總線的組成及性能指標(biāo)（二）總線仲裁

1.集中仲裁方式

2.分布仲裁方式（三）總線操作和定時(shí)

1.同步定時(shí)方式

2.異步定時(shí)方式（四）總線標(biāo)準(zhǔn)七、輸入輸出（I/O）系統(tǒng)（一）I/O系統(tǒng)基本概念（二）外部設(shè)備

1.輸入設(shè)備：鍵盤(pán)、鼠標(biāo)

2.輸出設(shè)備：顯示器、打印機(jī)

3.外存儲(chǔ)器：硬盤(pán)存儲(chǔ)器、磁盤(pán)陣列、光盤(pán)存儲(chǔ)器（三）I/O接口（I/O控制器）

1.I/O接口的功能和基本結(jié)構(gòu)

2.I/O端口及其編址（四）I/O方式

1.程序查詢方式

2.程序中斷方式

中斷的基本概念；中斷響應(yīng)過(guò)程；中斷處理過(guò)程；多重中斷和中斷屏蔽的概念。

3.DMA方式

DMA控制器的組成；DMA傳送過(guò)程。

4.通道方式七、輸入輸出（I/O）系統(tǒng)（續(xù)）歷年真題2009年真題

2010年真題2011年真題

2012年真題2013年真題

2014年真題2015年真題2009年真題1.馮·諾依曼計(jì)算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在存儲(chǔ)器中，CPU區(qū)分它們的依據(jù)是

A.指令操作碼的譯碼結(jié)果

B.指令和數(shù)據(jù)的尋址方式

C.指令周期的不同階段

D.指令和數(shù)據(jù)所在的存儲(chǔ)單元2.一個(gè)C語(yǔ)言程序在一臺(tái)32位機(jī)器上運(yùn)行。程序中定義了三個(gè)變量x，y和z，其中x和z為int型，y為short型。當(dāng)x=127，y=-9時(shí)，執(zhí)行賦值語(yǔ)句z=x+y后，x，y和z的值分別是

A.x=0000007FH，y=FFF9H，z=00000076H

B.x=0000007FH，y=FFF9H，z=FFFF0076H

C.x=0000007FH，y=FFF7H，z=FFFF0076H

D.x=0000007FH，y=FFF7H，z=00000076H3.浮點(diǎn)數(shù)加、減運(yùn)算過(guò)程一般包括對(duì)階、尾數(shù)運(yùn)算、規(guī)格化、舍入和判溢出等步驟。設(shè)浮點(diǎn)數(shù)的階碼和尾數(shù)均采用補(bǔ)碼表示，且位數(shù)分別為5和7位（均含2位符號(hào)位）。若有兩個(gè)數(shù)x=27*29/32，y=25*5/8，則用浮點(diǎn)加法計(jì)算x+y的最終結(jié)果是

A.001111100010

B.001110100010

C.010000010001

D.發(fā)生溢出4.某計(jì)算機(jī)的Cache共有16塊，采用2路組相聯(lián)映射方式（即每組2塊）。每個(gè)主存塊大小為32字節(jié)，按字節(jié)編址。主存129號(hào)單元所在主存塊應(yīng)裝入到的Cache組號(hào)是

A.0 B.1 C.4 D.65.某計(jì)算機(jī)主存容量為64KB，其中ROM區(qū)為4KB，其余為RAM區(qū)，按字節(jié)編址?，F(xiàn)要用2K×8位的ROM芯片和4K×4位的RAM芯片來(lái)設(shè)計(jì)該存儲(chǔ)器，則需要上述規(guī)格的ROM芯片數(shù)和RAM芯片數(shù)分別是

A．1，15 B．2，15

C．1，30 D．2，306.某機(jī)器字長(zhǎng)16位，主存按字節(jié)編址，轉(zhuǎn)移指令采用相對(duì)尋址，由兩個(gè)字節(jié)組成，第一字節(jié)為操作碼字段，第二字節(jié)為相對(duì)位移量字段。假定取指令時(shí)，每取一個(gè)字節(jié)PC自動(dòng)加1。若某轉(zhuǎn)移指令所在主存地址為2000H，相對(duì)位移量字段的內(nèi)容為06H，則該轉(zhuǎn)移指令成功轉(zhuǎn)以后目標(biāo)地址是

A.2006H B.2007H C.2008H D.2009H7.下列關(guān)于RISC的敘述中，錯(cuò)誤的是

A.RISC普遍采用微程序控制器

B.RISC大多數(shù)指令在一個(gè)時(shí)鐘周期內(nèi)完成

C.RISC的內(nèi)部通用寄存器數(shù)量相對(duì)CISC多

D.RISC的指令數(shù)、尋址方式和指令格式種類相對(duì)CISC少

8.某計(jì)算機(jī)的指令流水線由四個(gè)功能段組成，指令流經(jīng)各功能段的時(shí)間（忽略各功能段之間的緩存時(shí)間）分別是90ns、80ns、70ns和60ns，則該計(jì)算機(jī)的CPU時(shí)鐘周期至少是

A.90ns B.80ns C.70ns D.60ns9.相對(duì)于微程序控制器，硬布線控制器的特點(diǎn)是

A.指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展容易B.指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展難

C.指令執(zhí)行速度快，指令功能的修改和擴(kuò)展容易

D.指令執(zhí)行速度快，指令功能的修改和擴(kuò)展難10.假設(shè)某系統(tǒng)總線在一個(gè)總線周期中并行傳輸4字節(jié)信息，一個(gè)總線周期占用2個(gè)時(shí)鐘周期，總線時(shí)鐘頻率為10MHz，則總線帶寬是

A.10MB/s

B.20MB/s

C.40MB/s D.80MB/s

11.假設(shè)某計(jì)算機(jī)的存儲(chǔ)系統(tǒng)由Cache和主存組成。某程序執(zhí)行過(guò)程中訪存1000次，其中訪問(wèn)Cache缺失（未命中）50次，則Cache的命中率是

A.5% B.9.5%

C.50%

D.95%12.下列選項(xiàng)中，能引起外部中斷的事件是

A.鍵盤(pán)輸入

B.除數(shù)為0

C.浮點(diǎn)運(yùn)算下溢

D.訪存缺頁(yè)13.某計(jì)算機(jī)的CPU主頻為500MHz，CPI為5（即執(zhí)行每條指令平均需5個(gè)時(shí)鐘周期）。假定某外設(shè)的數(shù)據(jù)傳輸率為0.5MB/s，采用中斷方式與主機(jī)進(jìn)行數(shù)據(jù)傳送，以32位為傳輸單位，對(duì)應(yīng)的中斷服務(wù)程序包含18條指令，中斷服務(wù)的其他開(kāi)銷(xiāo)相當(dāng)于2條指令的執(zhí)行時(shí)間。請(qǐng)回答下列問(wèn)題，要求給出計(jì)算過(guò)程。在中斷方式下，CPU用于該外設(shè)I/O的時(shí)間占整個(gè)CPU時(shí)間的百分比是多少？2.5%當(dāng)該外設(shè)的數(shù)據(jù)傳輸率達(dá)到5MB/s時(shí)，改用DMA方式傳送數(shù)據(jù)。假定每次DMA傳送塊大小為5000B，且DMA預(yù)處理和后處理的總開(kāi)銷(xiāo)為500個(gè)時(shí)鐘周期，則CPU用于該外設(shè)I/O的時(shí)間占整個(gè)CPU時(shí)間的百分比是多少？（假設(shè)DMA與CPU之間沒(méi)有訪存沖突）0.1%返回2010年真題1.下列選項(xiàng)中，能縮短程序執(zhí)行時(shí)間的措施是：

Ⅰ.提高CPU時(shí)鐘頻率

Ⅱ.優(yōu)化數(shù)據(jù)通路結(jié)構(gòu)

Ⅲ.對(duì)程序進(jìn)行編譯優(yōu)化

A.僅Ⅰ和Ⅱ B.僅Ⅰ和Ⅲ

C.僅Ⅱ和Ⅲ D.Ⅰ、Ⅱ和Ⅲ2.假定有4個(gè)整數(shù)用8位補(bǔ)碼分別表示為r1=FEH，r2=F2H，r3=90H，r4=F8H。若將運(yùn)算結(jié)構(gòu)存放在一個(gè)8位寄存器中，則下列運(yùn)算中會(huì)發(fā)生溢出的是

A.r1×r2 B.r2×r3

C.r1×r4 D.r2×r43.假定變量i、f和d的數(shù)據(jù)類型分別為int、float和double（int用補(bǔ)碼表示，float和double分別用IEEE754單精度和雙精度浮點(diǎn)數(shù)格式表示），已知i=785，f=1.5678e3，d=1.5e100。若在32位機(jī)器中執(zhí)行下列關(guān)系表達(dá)式，則結(jié)果為“真”的是

Ⅰ.i==（int）（float）i

Ⅱ.f==（float）（int）f

Ⅲ.f==（float）（double）f

Ⅳ.（d+f）-d==f

A.僅Ⅰ和Ⅱ B.僅Ⅰ和Ⅲ

C.僅Ⅱ和Ⅲ D.僅Ⅲ和Ⅳ

4.假定用若干個(gè)2K×4位的芯片組成一個(gè)8K×8位的存儲(chǔ)器，則地址0B1FH所在芯片的最小地址是

A.0000H B.0600H

C.0700H D.0800H5.下列有關(guān)RAM和ROM的敘述中，正確的是

Ⅰ.RAM是易失性存儲(chǔ)器，ROM是非易失性存儲(chǔ)器

Ⅱ.RAM和ROM都采用隨機(jī)存取方式進(jìn)行信息訪問(wèn)

Ⅲ.RAM和ROM都可用作Cache

Ⅳ.RAM和ROM都需要進(jìn)行刷新

A.僅Ⅰ和Ⅱ B.僅Ⅱ和Ⅲ

C.僅Ⅰ、Ⅱ和Ⅳ D.僅Ⅱ、Ⅲ和ⅣⅣⅣ6.下列命中組合情況中，一次訪存過(guò)程中不可能發(fā)生的是

A.TLB未命中，Cache未命中，Page未命中

B.TLB未命中，Cache命中，Page命中

C.TLB命中，Cache未命中，Page命中

D.TLB命中，Cache命中，Page未命中7.下列寄存器中，匯編語(yǔ)言程序員可見(jiàn)的是

A.存儲(chǔ)器地址寄存器（MAR）

B.程序計(jì)數(shù)器（PC）

C.存儲(chǔ)器數(shù)據(jù)寄存器（MDR）

D.指令寄存器（IR）8.下列選項(xiàng)中，不會(huì)引起指令流水線阻塞的是

A.數(shù)據(jù)旁路（轉(zhuǎn)發(fā)） B.數(shù)據(jù)相關(guān)

C.條件轉(zhuǎn)移 D.資源沖突9.下列選項(xiàng)中的英文縮寫(xiě)均為總線標(biāo)準(zhǔn)的是

A.PCI、CRT、USB、EISA

B.ISA、CPI、VESA、EISA

C.ISA、SCSI、RAM、MIPS

D.ISA、EISA、PCI、PCI-Express10.單級(jí)中斷系統(tǒng)中，中斷服務(wù)程序內(nèi)的執(zhí)行順序是

Ⅰ.保護(hù)現(xiàn)場(chǎng) Ⅱ.開(kāi)中斷

Ⅲ.關(guān)中斷 Ⅳ.保存斷點(diǎn)

Ⅴ.中斷事件處理 Ⅵ.恢復(fù)現(xiàn)場(chǎng)

Ⅶ.中斷返回

A.Ⅰ→Ⅴ→Ⅵ→Ⅱ→Ⅶ

B.Ⅲ→Ⅰ→Ⅴ→Ⅶ

C.Ⅲ→Ⅳ→Ⅴ→Ⅵ→Ⅶ

D.Ⅳ→Ⅰ→Ⅴ→Ⅵ→Ⅶ11.假定一臺(tái)計(jì)算機(jī)的顯示存儲(chǔ)器用DRAM芯片實(shí)現(xiàn)，若要求顯示分辨率為1600×1200，顏色深度為24位，幀頻為85Hz，顯存總帶寬的50%用來(lái)刷新屏幕，則需要的顯存總帶寬至少約為

A.245Mbps B.979Mbps

C.1958Mbps D.7834Mbps12.某計(jì)算機(jī)字長(zhǎng)16位，主存地址空間大小為128KB，按字編址。采用單字長(zhǎng)指令格式，指令各字段定義如下：轉(zhuǎn)移指令采用相對(duì)尋址方式，相對(duì)偏移量用補(bǔ)碼表示。尋址方式定義如下：請(qǐng)回答下列問(wèn)題：(1)該指令系統(tǒng)最多可有多少條指令？該計(jì)算機(jī)最多有多少個(gè)通用寄存器？存儲(chǔ)器地址寄存器（MAR）和存儲(chǔ)器數(shù)據(jù)寄存器（MDR）至少各需要多少位？(2)轉(zhuǎn)移指令的目標(biāo)地址范圍是多少？(3)若操作碼0010B表示加法操作（助記符為add），寄存器R4和R5的編號(hào)分別為100B和101B，R4的內(nèi)容為1234H，R5的內(nèi)容為5678H，地址1234H中的內(nèi)容為5678H，地址5678H中的內(nèi)容為1234H，則匯編語(yǔ)句“add（R4），（R5）+”（逗號(hào)前為源操作數(shù)，逗號(hào)后為目的操作數(shù)）對(duì)應(yīng)的機(jī)器碼是什么（用十六進(jìn)制表示）？該指令執(zhí)行后，哪些寄存器和存儲(chǔ)單元中的內(nèi)容會(huì)改變？改變后的內(nèi)容是什么？返回2011年真題1.下列選項(xiàng)中，描述浮點(diǎn)數(shù)操作速度指標(biāo)的是（）

A.MIPS B.CPI C.IPC D.MFLOPS2.float型數(shù)據(jù)通常用IEEE754單精度浮點(diǎn)數(shù)格式表示。若編譯器將float型變量x分配在一個(gè)32位浮點(diǎn)寄存器FR1中，且x=-8.25，則FR1的內(nèi)容是（）

A.C1040000H B.C2420000H

C.C1840000H D.C1C20000H3.下列各類存儲(chǔ)器中，不采用隨機(jī)存取方式的是（）

A.EPROM B.CDROM

C.DRAM D.SRAM4.某計(jì)算機(jī)存儲(chǔ)器按字節(jié)編址，主存地址空間大小為64MB，現(xiàn)用4M*8位的RAM芯片組成32MB的主存儲(chǔ)器，則存儲(chǔ)器地址寄存器MAR的位數(shù)至少是（）

A.22位 B.23位

C.25位 D.26位5.偏移尋址通過(guò)將某個(gè)寄存器內(nèi)容與一個(gè)形式地址相加而生成有效地址。下列尋址方式中，不屬于偏移尋址方式的是（）

A.間接尋址 B.基址尋址

C.相對(duì)尋址 D.變址尋址6.在系統(tǒng)總線的數(shù)據(jù)線上，不可能傳輸?shù)氖牵ǎ?/p>

A.指令 B.操作數(shù)

C.握手信號(hào) D.中斷類型號(hào)7.下列給出的指令系統(tǒng)特點(diǎn)中，有利于實(shí)現(xiàn)指令流水線的是

Ⅰ.指令格式規(guī)整且長(zhǎng)度一致

Ⅱ.指令和數(shù)據(jù)按邊界對(duì)齊存放

Ⅲ.只有Load/Store指令才能對(duì)操作數(shù)進(jìn)行存儲(chǔ)訪問(wèn)

A.僅Ⅰ、Ⅱ B.僅Ⅱ、Ⅲ

C.僅Ⅰ、Ⅲ D.Ⅰ、Ⅱ、Ⅲ8.假定不采用Cahce和指令預(yù)取技術(shù)，且機(jī)器處于“開(kāi)中斷”狀態(tài)，則在下列有關(guān)指令執(zhí)行的敘述中，錯(cuò)誤的是A.每個(gè)指令周期一定大于或等于一個(gè)CPU時(shí)鐘周期A.每個(gè)指令周期中CPU都至少訪問(wèn)內(nèi)存一次B.每個(gè)指令周期一定大于或等于一個(gè)CPU時(shí)鐘周期C.空操作指令的指令周期中任何寄存器的內(nèi)容都不會(huì)被改變D.當(dāng)前程序在每條指令執(zhí)行結(jié)束時(shí)都可能被外部中斷打斷9.在系統(tǒng)總線上，不可能傳輸?shù)氖茿.指令 B.操作數(shù)C.握手（應(yīng)答）信號(hào)D.中斷類型號(hào)10.某計(jì)算機(jī)有五級(jí)中斷L4~L0，中斷屏蔽字為M4M3M2M1M0，Mi=1（0≤i≤4）表示對(duì)級(jí)中斷進(jìn)行屏蔽。若中斷響應(yīng)優(yōu)先級(jí)從高到低的順序是L4→L0→L2→L1→L3，則L1的中斷處理程序中設(shè)置的中斷屏蔽字是

A.11110 B.01101

C.00011 D.0101011.某計(jì)算機(jī)處理器的主頻為50MHz，采用定時(shí)查詢方式控制設(shè)備A的I/O，查詢程序運(yùn)行一次所用的時(shí)鐘周期數(shù)至少為500。在設(shè)備A工作期間，為保證數(shù)據(jù)不丟失，每秒需對(duì)其查詢至少200次，則CPU用于設(shè)備A的I/O的時(shí)間占整個(gè)CPU時(shí)間的百分比至少是

A.0.02%B.0.05%

C.0.20%D.0.50%返回2012年真題1．假定基準(zhǔn)程序

A在某計(jì)算機(jī)上的運(yùn)行時(shí)間為

100秒，其中

90秒為

CPU時(shí)間，其余為

I/O時(shí)間。若

CPU速度提高

50%，I/O速度不變，則運(yùn)行基準(zhǔn)程序

A所耗費(fèi)的時(shí)間是()A.55秒 B.60秒 C.65秒

D.70秒2．假定編譯器規(guī)定

int和

short類型長(zhǎng)度占

32位和

16位，執(zhí)行下列

C語(yǔ)言語(yǔ)句

unsignedshortx=65530;

unsignedinty=x;

得到

y的機(jī)器數(shù)為

A.00007FFA B.0000FFFA

C.FFFF7FFA D.FFFFFFFA3．float類型（即

IEEE754單精度浮點(diǎn)數(shù)格式）能表示的最大正整數(shù)是()

A.2126-2103 B.2127-2104

C.2127-2103 D.2128-21044．某計(jì)算機(jī)存儲(chǔ)器按字節(jié)編址，采用小端方式存放數(shù)據(jù)。假定編譯器規(guī)定

int和

short型長(zhǎng)度分別為

32位和

16位，并且數(shù)據(jù)按邊界對(duì)齊存儲(chǔ)。某

C語(yǔ)言程序段如下：

struct{

inta;

charb;

shortc;

}record;

record.a=273;若

record變量的首地址為

0Xc008，則地址

0Xc008中內(nèi)容及

record.c的地址分別為()A.0x00、0xC00D B.0x00、0xC00EC.0x11、0xC00D D.0x11、0xC00E5．下列關(guān)于閃存（FlashMemory）的敘述中，錯(cuò)誤的是()

A.信息可讀可寫(xiě)，并且讀、寫(xiě)速度一樣快

B.存儲(chǔ)元由

MOS管組成，是一種半導(dǎo)體存儲(chǔ)器

C.掉電后信息不丟失，是一種非易失性存儲(chǔ)器

D.采用隨機(jī)訪問(wèn)方式，可替代計(jì)算機(jī)外部存儲(chǔ)器6．假設(shè)某計(jì)算機(jī)按字編址，Cache有

4個(gè)行，Cache和主存之間交換的塊為

1個(gè)字。若

Cache的內(nèi)容初始為空，采用

2路組相聯(lián)映射方式和

LRU替換算法。當(dāng)訪問(wèn)的主存地址依次為

0,4,8,2,0,6,8,6,4,8時(shí)，命中

Cache的次數(shù)是()A.1 B.2 C.3 D.47．某計(jì)算機(jī)的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接編碼法，共有

33個(gè)微命令，構(gòu)成

5個(gè)互斥類，分別包含

7、3、12、5和

6個(gè)微命令，則操作控制字段至少有()

A.5位

B.6位

C.15位

D.33位8．某同步總線的時(shí)鐘頻率為

100MHz，寬度為

32位，地址/數(shù)據(jù)線復(fù)用，每傳送一次地址或者數(shù)據(jù)占用一個(gè)時(shí)鐘周期。若該總線支持突發(fā)（猝發(fā)）傳輸方式，則一次“主存寫(xiě)”總線事務(wù)傳輸

128位數(shù)據(jù)所需要的時(shí)間至少是()

A.20ns B.40ns

C.50ns D.80ns9．下列關(guān)于

USB總線特性的描述中，錯(cuò)誤的是()

A.可實(shí)現(xiàn)外設(shè)的即插即用和熱拔插

B.可通過(guò)級(jí)聯(lián)方式連接多臺(tái)外設(shè)

C.是一種通信總線，連接不同外設(shè)

D.同時(shí)可傳輸

2位數(shù)據(jù)，數(shù)據(jù)傳輸率高10．下列選項(xiàng)中，在

I/O總線的數(shù)據(jù)線上傳輸?shù)男畔?)

I.I/O接口中的命令字

II.I/O接口中的狀態(tài)字

III.中斷類型號(hào)

A.僅

I、II B.僅

I、III

C.僅

II、III D.I、II、III11．響應(yīng)外部中斷的過(guò)程中，中斷隱指令完成的操作，除保護(hù)斷點(diǎn)外，還包括()

I.關(guān)中斷

II.保存通用寄存器的內(nèi)容

III.形成中斷服務(wù)程序入口地址并送

PC

A.僅

I、II B.僅

I、III

C.僅

II、III D.I、II、III返回2013年真題1.某計(jì)算機(jī)主頻為1.2GHz，其指令分為4類，它們?cè)诨鶞?zhǔn)程序中所占比例及CPI如下表所示。

該機(jī)的MIPS數(shù)是()

A.100B.200C.400D.600指令類型所占比例CPIA50%2B20%3C10%4D20%52.某數(shù)采用IEEE754單精度浮點(diǎn)數(shù)格式表示為C6400000H，則該數(shù)的值是()

A.-1.5×213 B.-1.5×212

C.-0.5x×213 D.-0.5×2123.某字長(zhǎng)為8位的計(jì)算機(jī)中，已知整型變量x、y的機(jī)器數(shù)分別為[x]補(bǔ)=11110100，[y]補(bǔ)=10110000。若整型變量z=2*x+y/2，則z的機(jī)器數(shù)為()

A.11000000 B.00100100

C.10101010 D.溢出4.用海明碼對(duì)長(zhǎng)度為8位的數(shù)據(jù)進(jìn)行檢/糾錯(cuò)時(shí)，若能糾正一位錯(cuò)。則校驗(yàn)位數(shù)至少為()

A.2 B.3 C.4 D.55.某計(jì)算機(jī)主存地址空間大小為256MB，按字節(jié)編址。虛擬地址空間大小為4GB，采用頁(yè)式存儲(chǔ)管理，頁(yè)面大小為4KB，TLB（快表）采用全相聯(lián)映射，有4個(gè)頁(yè)表項(xiàng)，內(nèi)容如下表所示。

則對(duì)虛擬地址03FFF180H進(jìn)行虛實(shí)地址變換的結(jié)果是()

A.0153180H B.0035180H

C.TLB缺失

D.缺頁(yè)有效位標(biāo)記頁(yè)框號(hào)…0FF180H0002H…13FFF1H0035H…002FF3H0351H…103FFFH0153H…6.假設(shè)變址寄存器R的內(nèi)容為1000H，指令中的形式地址為2000H；地址1000H中的內(nèi)容為2000H，地址2000H中的內(nèi)容為3000H，地址3000H中的內(nèi)容為4000H，則變址尋址方式下訪問(wèn)到的操作數(shù)是()

A.1000H B.2000H

C.3000H D.4000H7.某CPU主頻為1.03GHz，采用4級(jí)指令流水線，每個(gè)流水段的執(zhí)行需要1個(gè)時(shí)鐘周期。假定CPU執(zhí)行了100條指令，在其執(zhí)行過(guò)程中，沒(méi)有發(fā)生任何流水線阻塞，此時(shí)流水線的吞吐率為()

A.0.25×109條指令/秒

B.0.97×109條指令/秒

C.1.0×109條指令/秒

D.1.03×109條指令/秒8.下列選項(xiàng)中，用于設(shè)備和設(shè)備控制器（I/O接口）之間互連的接口標(biāo)準(zhǔn)是()

A.PCI B.USB

C.AGP D.PCI-Express9.下列選項(xiàng)中，用于提高RAID可靠性的措施有()

I.磁盤(pán)鏡像

II.條帶化

III.奇偶校驗(yàn)

IV.增加Cache機(jī)制

A.僅I、II B.僅I、III

C.僅I、III和IV D.僅II、III和IV10.某磁盤(pán)的轉(zhuǎn)速為10000轉(zhuǎn)/分，平均尋道時(shí)間是6ms，磁盤(pán)傳輸速率是20MB/s，磁盤(pán)控制器延遲為0.2ms，讀取一個(gè)4KB的扇區(qū)所需的平均時(shí)間約為()

A.9ms B.9.4ms

C.12ms D.12.4ms11.下列關(guān)于中斷I/O方式和DMA方式比較的敘述中，錯(cuò)誤的是()

A.中斷I/O方式請(qǐng)求的是CPU處理時(shí)間，DMA方式請(qǐng)求的是總線使用權(quán)

B.中斷響應(yīng)發(fā)生在一條指令執(zhí)行結(jié)束后，DMA響應(yīng)發(fā)生在一個(gè)總線事務(wù)完成后

C.中斷I/O方式下數(shù)據(jù)傳送通過(guò)軟件完成，DMA方式下數(shù)據(jù)傳送由硬件完成

D.中斷I/O方式適用于所有外部設(shè)備，DMA方式僅適用于快速外部設(shè)備返回2014年真題

1.程序P在裝置M執(zhí)行時(shí)間為20秒，編譯優(yōu)化后，P執(zhí)行的指令數(shù)是以前的70%，但CPI為以前的1.2倍，則現(xiàn)在P在M上的執(zhí)行時(shí)間為

A、8.4秒B、11.7秒

C、14.0秒D、16.8秒

涉及考點(diǎn)：cpu計(jì)算時(shí)間的計(jì)算方法。公式為cpu時(shí)間=指令數(shù)目（IC）*（平均每條指令的平均時(shí)鐘周期個(gè)數(shù)

cpi）*周期長(zhǎng)度

=ic*cpi/(頻率)

2.若x=103，y=-25,則下列式子中用8位定點(diǎn)補(bǔ)碼運(yùn)算時(shí)會(huì)溢出的是

A.x+y

B.-x+y

C.x-y

D.-x-y

涉及考點(diǎn)：補(bǔ)碼的表示

3.float型數(shù)據(jù)常用IEEE754的單精度浮點(diǎn)格式表示?，F(xiàn)有兩個(gè)float型變量x1與x2，分別存放兩個(gè)32位寄存器f(x1)與f(x2)，若f(x1)=CC900000H，

f(x2)=B0C00000H，則

A.x1<x2且同號(hào)B.x1<x2且異號(hào)

C.x1>x2且同號(hào)D.x1>x2且異號(hào)

涉及考點(diǎn)：機(jī)器中float型數(shù)據(jù)的比較，十六進(jìn)制的float型數(shù)據(jù)比較

4.某容量為256MB的存儲(chǔ)器由若干個(gè)4M*8倍DRAM芯片構(gòu)成，則該DRAM芯片的地址引腳與數(shù)據(jù)引腳的總和

A.19

B.22

C.30

D.36

涉及考點(diǎn)：存儲(chǔ)器的編址

5.采用指令Cache與數(shù)據(jù)Cache分離的主要目的是（）

A.減低Cache的缺失損失

B.提高Cache的命中率

C.減低ＣＰＵ平均訪問(wèn)時(shí)間

Ｄ.減少指令流水線資源沖突6.某計(jì)算機(jī)有6個(gè)通用寄存器，采用32位定長(zhǎng)指令字，操作碼字段（含尋址方式位）為8位，Store指令的源操作數(shù)和目的操作數(shù)分別采用寄存器直接尋址和基址尋址方式，若基址寄存器可使用任一通用寄存器，且偏移量用補(bǔ)碼表示，則Store指令中偏移量的取值范圍是（）

A.-32768~+32767

B.-32767~+32768

C.-65536~+65535

D.-65535~+655367.某計(jì)算機(jī)采用微程序控制器，具有32條指令，公共的去指令微程序包含2條微程序，各指令對(duì)應(yīng)的微程序平均由4條微指令組成，采用斷定法（下址字段法）確定下條微指令的地址，則微指令中下址字段的位數(shù)至少是（）

A.5 B.6 C.8 D.98.某同步總線采用數(shù)據(jù)線和地址線復(fù)用方式，其中地址/數(shù)據(jù)線有32根，總線時(shí)鐘頻率為66MHz，每個(gè)時(shí)鐘周期傳送兩次數(shù)據(jù)（上升沿和下降沿各傳送一次數(shù)據(jù)），該總線的最大數(shù)據(jù)傳輸率（總線帶寬）是

A.132MB/s B.264MB/s

C.528MB/s D.1056MB/s9.一次總線事務(wù)中，主設(shè)備只需給出一個(gè)首地址，從設(shè)備就能從首地址開(kāi)始的若干連續(xù)單元讀出或?qū)懭攵鄠€(gè)數(shù)據(jù)。這種總線事務(wù)方式稱為

A.并行傳輸 B.串行傳輸

C.突發(fā)傳輸 D.同步傳輸10.下列有關(guān)I/O接口的敘述中錯(cuò)誤的是

A.狀態(tài)端口和控制端口可以合用同一個(gè)寄存器

B.I/O接口中ＣＰＵ可訪問(wèn)的寄存器稱為I/O端口

Ｃ．采用獨(dú)