第7講微機勵磁調(diào)節(jié)器硬件原理

微機勵磁調(diào)節(jié)器硬件原理

1、模擬量采集2、閉環(huán)調(diào)節(jié)3、脈沖輸出4、限制和保護5、邏輯判斷6、給定值設(shè)定7、雙機通訊8、自檢和自診斷9、人機界面1、硬件資源及其特點

(1)通道配置：雙微機雙自動通道配置；從電源、輸入到脈沖輸出各環(huán)節(jié)均完全獨立；每一自動通道中設(shè)有手動控制環(huán)節(jié)；通道間相互備用，相互跟蹤，主套故障時無擾切換至從通道。每個通道硬件包括：雙重供電插件MBD20724V脈沖及操作電源插件MBD206+5V，+12V，-12V電源插件MBD205模擬信號隔離輸入(100V,5A輸入)MBD201CPU插件（DSP和FPGA）MBD202I/O輸入輸出插件MBD203脈沖功率放大插件MBD204雙通道相互備用、相互跟蹤：跟蹤給定值；跟蹤控制角度；通過高速串口實現(xiàn)信息交互；通過開關(guān)量實現(xiàn)狀態(tài)交互；完成雙通道無擾動切換。(2)電源系統(tǒng)：雙路供電和分布式隔離電源兩套調(diào)節(jié)器有各自完全獨立的電源系統(tǒng)，每套調(diào)節(jié)器的電源系統(tǒng)均由廠用交流或自用交流電與直流220V（110V）雙路供電，兩路供電電源之間無觸點切換。整個裝置電源分為主機電源（+5V）、模擬量電源（+12V與-12V）；脈沖電源，脈沖檢測電源，開出量電源（2路），開入量電源（2路）。各部分相互隔離，增強了電磁兼容能力，提高了裝置整體的可靠性。

(3)核心芯片

CPU：

32位DSP,主頻40MHz，低功耗,高抗干擾能力

,支持浮點運算。

FPGA：

可編程I/O接口電路，以FPGA大規(guī)?？删幊唐骷榭刂七壿嫿涌?，基于FPGA的可控硅同步移相觸發(fā)技術(shù)基于FPGA的測頻技術(shù)。優(yōu)點：1.計算速度快;2.接口電路簡單,可編程;3.功耗低,無需另加散熱風(fēng)機;A/D轉(zhuǎn)換:

優(yōu)點：1.無可調(diào)電位器;2.響應(yīng)速度快;3.測量精度不受波形畸變的影響。指標(biāo)：14位8路并行AD轉(zhuǎn)換器，每周期采樣36點2、數(shù)據(jù)及地址總線不出板技術(shù)（4）人機界面：人機界面工控機與調(diào)節(jié)器的控制通道完全獨立，勵磁運行時,調(diào)節(jié)器的運行狀態(tài)與工控機的運行狀態(tài)無關(guān)。2、硬件功能MBD207：對交直流輸入220V實現(xiàn)整流濾波功能，形成直流電源。MBD206：產(chǎn)生五路24V電源，分別用于：a、脈沖電源；b、脈沖檢測電源；c、開入（1）；d、開入（2）；

e、輸出繼電器電源。MBD205：產(chǎn)生+5V，±12V電源，提供主機工作系統(tǒng)電源。

MBD201：Ⅰ、將IF,IL通過星格CT(5A/2mA)轉(zhuǎn)變成2mA信號；Ⅱ、將UF1、UF2、US、UT、IF、IL轉(zhuǎn)為低電壓信號；Ⅲ、產(chǎn)生UF、UT三相過零方波。MBD202：Ⅰ.核心控制作用（DSP）；Ⅱ.實現(xiàn)A/D采樣（MAX125）；Ⅲ.實現(xiàn)A、B套雙機通訊；Ⅳ.watchdog看門狗監(jiān)視；Ⅴ.由FPGA實現(xiàn)以下功能：產(chǎn)生脈沖;實現(xiàn)A/B切換邏輯;測頻（UF、UT），脈沖回讀檢測;軟件故障及watchdog動作輸出。MBD203：Ⅰ.開關(guān)量輸入；Ⅱ.開關(guān)量輸出；Ⅲ.與工控機通訊；Ⅳ.+5V、±12V電源檢測。MBD204：Ⅰ.脈沖放大輸出；Ⅱ.脈沖切換；Ⅲ.開入（狀態(tài)/主從）、開出（主從信號）；Ⅳ.脈沖回讀；Ⅴ.硬件強行置主輸出脈沖功能。3、硬件原理圖（MBD207）SAVR2000的電源硬件原理圖（MBD205）硬件原理圖（MBD201-1）硬件原理圖（MBD201-2）硬件原理圖（MBD201-3）硬件原理圖（MBD202-1）硬件原理圖（MBD202-2）硬件原理圖（MBD202-3）硬件原理圖（MBD203-1