第2章 數(shù)字電路基礎(chǔ)和常用器件

第2章數(shù)字電路基礎(chǔ)和常用器件晶體二極管及其單向?qū)щ娦詫?dǎo)體：雙向?qū)щ娊^緣體：不導(dǎo)電半導(dǎo)體：單向?qū)щ?，?dāng)在一個方向上施加一定大小正電壓（例如0.7V）時，允許電流流過，即出現(xiàn)導(dǎo)體特性；而在相反的方向上施加一定大小電壓時，不產(chǎn)生電流，出現(xiàn)絕緣體特性。半導(dǎo)體制作出的器件被稱為二極管。電流i+-晶體三極管三極管類似于2個背向相連接的二極管，有3個接線端，分別被稱為集電極、基極和發(fā)射極，其特性是：輸入電平=0V,三級管截止，使輸出電平>4V；即：輸入低電平->輸出高電平輸入電平>=0.7V+ΔV,三級管導(dǎo)通，使輸出電平=0V；即：輸入高電平->輸出低電平右側(cè)電路實際為一個非門！所需元件：電阻2個、三極管1個基極發(fā)射極集電極+Vcc輸出輸入+Vcc

再非一次，可變?yōu)橥郙OS管MOS管也有3個接線端，分別是源極S、柵極G和漏極D。MOS管也經(jīng)常用作數(shù)字電路中，如電子開關(guān)。源極漏極+Vcc輸出輸入NPN柵極NNP類似PNP類似三極管屬于電流型控制，MOS管屬于電壓型控制，功耗更小，但更貴，多用于高頻高速電路、大電流及對基極或漏極控制電流比較敏感的地方。晶體管的應(yīng)用二極管型只讀存儲器三極管型只讀存儲器X1置高電平（其他行線置低），讀O1~O4，得1101X2置高電平（其他行線置低），讀O1~O4，得1010……X1置高電平（其他行線置低），讀O1~O4，得0011X2置高電平（其他行線置低），讀O1~O4，得1010……MOS管的應(yīng)用應(yīng)用1：CMOS反相器(功耗極小)應(yīng)用2：一位單管動態(tài)存儲電路EPROM、EEPROM和Flash的工作原理都是基于MOS管。字線高時，T導(dǎo)通，通過位線對它進(jìn)行讀寫（對電容C充放電）三極管與非門和或非門與非門：2路輸入都高，輸出才為低；（2個三極管串行）+VCC輸出輸入1輸入2在輸出處加一個反向器則成為與門和或門電路輸入控制端也可以多于2個元件：n+1個電阻、n個三極管輸入2輸入1+VCC輸出或非門：任何一路輸入為高，輸出都為低（2個三極管并行）CMOS與非門和或非門與非門2個PMOS并聯(lián)，2個NMOS串聯(lián)在輸出處加一個CMOS反向器則成為與門和或門電路(P20圖2.17)輸入控制端也可以多于2個元件：n個NMOS、n個PMOS或非門2個NMOS并聯(lián)，2個PMOS串聯(lián)邏輯運算與數(shù)字邏輯電路

只用與門、或門、非門；可以組合出實現(xiàn)任何復(fù)雜的邏輯運算功能的電路。

最基本的邏輯運算有：與運算、或運算、非運算，正好可以選用與門、或門、非門實現(xiàn)。

邏輯關(guān)系可以采用數(shù)學(xué)公式來表示和運算，即布爾代數(shù)(邏輯代數(shù))。例如，A=B*C+E*/F；其中，A為輸出（運算結(jié)果），B、C、E、F為輸入，*、+、/分別代表與、或、非運算符；顯然可以用與門、或門、非門來實現(xiàn)。邏輯功能的表示方式邏輯功能可以選用真值表、布爾代數(shù)式、卡諾圖、線路邏輯圖表示。例如與門的4種表示形式：ABX000010100111真值表X=A?B

XAB布爾代數(shù)式邏輯門電路AB01000101卡諾圖真值表與布爾代數(shù)式的關(guān)系：用與邏輯寫出表中每一橫行中輸出為1的邏輯表達(dá)式；用或邏輯匯總表中全部輸出為1的邏輯；不必理睬為0的內(nèi)容。一些常用邏輯門的圖形符號X=A?BX=A+BX=AX=A?BX=A+BX=A?B+C.DX=A⊕BX=A⊙B基本定理和常用公式，邏輯化簡A+0=AA?0=0A+A=1A?A=0A+1=1A?1=AA+A=AA?A=AA+B=B+AA?B=B?AA=A(A+B)+C=A+(B+C)(A?B)?C=A?(B?C)A?(B+C)=A?B+A?CA+

B?C=(A+B)?(A+C)A+A?B=AA?(A+B)=AA+A?B=A+BA?(A+B)=A?BA?B=A+BA+B=A?B例如：A?B+A?B+A?B=A?(B+B)+A?B=A+A?B=A+B=A?B一位全加法器的設(shè)計過程分3步走：（1）寫出真值表；（2）由真值表推導(dǎo)出對應(yīng)的邏輯表達(dá)式；（3）對邏輯表達(dá)式進(jìn)行化簡，便于選用基本邏輯門電路實現(xiàn)

XnYnCn-1FnCn000000011001010

0110110010101011100111111Fn=/Xn/YnCn-1+Xn/Yn/Cn-1+/XnYn/Cn-1+XnYnCn-1Cn=

XnYn/Cn-1+/XnYnCn-1+Xn/YnCn-1+XnYnCn-1=XnYn/Cn-1+/XnYnCn-1+Xn/YnCn-1+XnYnCn-1+XnYnCn-1+XnYnCn-1=XnYn+XnCn-1+YnCn-1

Xn、Yn與Cn-1中，若有2個或2個以上值為1，則Cn為1。

Xn、Yn與Cn-1中，若有奇數(shù)個1，則Fn為1。一位加法器的兩種邏輯線路圖&&111Fn=/Xn/YnCn-1+Xn/Yn/Cn-1+/XnYn/Cn-1+XnYnCn-1Cn=XnYn+XnCn-1+YnCn-1異或異或FnCn-1CnXnYnFn=Xn⊕Yn⊕Cn-1Cn=XnYn·Cn-1·(Xn⊕Yn)非門：3個3輸入與門：4個2輸入與門：3個4輸入或門：1個3輸入或門：1個共計：電阻？個、三極管？個常用組合邏輯器件基本邏輯門三態(tài)門

譯碼器和編碼器多路選擇器與門、或門、非門。器件：6反相器LS04、4-2輸入正與非門LS00、4-2輸人正與門LS08有3種輸出：0/1/高阻，多用于構(gòu)成總線收發(fā)器。器件：單向傳送的LS240(反向)和LS244(正向)、雙向傳送的LS245譯：n個輸入產(chǎn)生2n

個輸出，可用于從多個互斥信號中選一個。器件：LS138(3入8出)，LS139(2個2入4出)編：把2n個輸入編碼成n個輸出，如用于給出優(yōu)先級編碼。器件：LS148(8入3出)。從多路輸入數(shù)據(jù)中選擇一路作為輸出，如從多個寄存器中選擇一個寄存器的內(nèi)容送到ALU的一個輸入端。器件：SN74LS257，可選擇1A-4A或1B-4B輸出到1Y-4Y。常用時序邏輯器件R-S觸發(fā)器和D觸發(fā)器鎖存器寄存器計數(shù)器基本R-S觸發(fā)器由2個與非門（或或非門）交叉連接而成，可存放1位信息。Q的值與存放的信息對應(yīng)，/Q為反相輸出端/S（Set）為置位端，/R(Reset)為復(fù)位端。邏輯圖真值表R-S觸發(fā)器應(yīng)用：單脈沖發(fā)生電路D鎖存器(電平觸發(fā)）把基本R-S觸發(fā)器的兩個輸入S和R變?yōu)橐粋€D的互補輸入，增加控制信號C控制觸發(fā)器的寫入(CP=0時，Q保持不變；CP=1時，Q隨D變化)，成為鎖存器，可用作暫存器。CPD100111100XQQ真值表QQDCP邏輯圖不變2-4時序邏輯電路及其應(yīng)用邏輯圖D型觸發(fā)器R-S觸發(fā)器屬于電平觸發(fā)，R和S不能同時為低電平，且R、S和D在寫入期間應(yīng)保持不變，否則產(chǎn)生錯誤。D型觸發(fā)器屬于邊沿觸發(fā)。輸入D在CP的正跳變沿期間被寫入觸發(fā)器，其它時間D不影響觸發(fā)器狀態(tài)。/SD用于置1，/RD用于清0。常用于構(gòu)建寄存器，移位寄存器，計數(shù)器等。RDSDCPD01XX0110QQ真值表10XX1101110110GNDVccOE時鐘寄存器SN74LS374輸出可控：OE(Pin1)=0，正常輸出；=1，輸出高阻，在時鐘正跳變接收輸入。SN74LS377輸入可控：G(Pin1)=0，接受輸入；=1，不接收，輸出不可控。SN74LS273可清零：CR(Pin1)=0，清零；=1，在時鐘正跳變接收輸入，輸出不可控。計數(shù)器二進(jìn)制計數(shù)器就是每位觸發(fā)器按逢二進(jìn)一的規(guī)則實現(xiàn)計數(shù)，如SN74LS161是一個4位同步計數(shù)器。陣列邏輯電路陣列邏輯電路是指邏輯元件在硅芯片上以陣列形式排列的器件，它占用芯片面積小，成品率高，用戶可編程，使用靈活。陣列邏輯電路包括存儲器(RAM,ROM)，可編程邏輯陣列(PLA)，可編程陣列邏輯(PAL)，通用陣列邏輯(GAL)，可編程門陣列(PGA)，可編程宏單元陣列(PMA)等。除了RAM和ROM之外，其它幾種電路統(tǒng)稱可編程邏輯器件(programmablelogicdevices，PLD)。教學(xué)計算機中用得最多的是GAL20V8和高集成度的多PAL(AMD公司的MACH-4產(chǎn)品)芯片存儲器芯片RAM和ROMRAM和ROM是典型的陣列邏輯電路，都由“與”和“或”兩級陣列組成，其中的“與”陣列組成地址譯碼器，它給出全部地址輸入的最小項，用戶不可編程，用于選擇被讀寫的存儲器單元，“或”陣列組成存儲體，保存寫入存儲器中的內(nèi)容。RAM和ROM的區(qū)別：前者對或陣列中的內(nèi)容可以讀寫，后者或陣列中的內(nèi)容主要用于讀出，對寫操作可能不支持，或者需經(jīng)過特殊的辦法才能執(zhí)行。通用陣列邏輯GAL通用陣列邏輯(genericarraylogic，GAL)器件，是一種可用電擦出、現(xiàn)場可重復(fù)編程、使用靈活的簡單PLD。內(nèi)部結(jié)構(gòu)包括：輸入門，輸出三態(tài)門，與門陣列，輸出邏輯宏單元(內(nèi)含或陣列)，從輸出反饋到輸入的控制門等。GAL20V8器件最多支持20個輸入引腳、8個輸出引腳，支持組合邏輯和時序邏輯兩種運行方式，輸出有三態(tài)、極性可控，支持內(nèi)部信息加密保護。在教學(xué)計算機中，用于實現(xiàn)那些內(nèi)容經(jīng)常需要變化的組合邏輯和時序邏輯的功能，或者在不同需求環(huán)境下，需要在組合邏輯和時序邏輯之間進(jìn)行切換的線路部分，特別適用于實現(xiàn)由“與-或”兩級邏輯完成的線路功能。復(fù)雜的可編程邏輯器件CPLD:MACH器件MACH(macroarrayCMOShigh-density)是一種復(fù)雜的、電可擦出的、現(xiàn)場可編程邏輯器件CPLD。內(nèi)部結(jié)構(gòu)由多個PAL塊和一個中央開關(guān)矩陣互連而成。每個PAL塊內(nèi)又含多個宏單元（輸出宏單元和隱埋宏單元），中央開關(guān)矩陣為多個PAL塊的信號輸入和塊間通信提供通路。與GAL20V8芯片相比，MACH有更多的輸入輸出引腳和更多的宏單元