半導(dǎo)體器件物理-MOSFET

西安電子科技大學(xué)XIDIDIANUNIVERSITY第四章MOS場效應(yīng)晶體管MOSFET的預(yù)備知識

2023/2/61場效應(yīng)器件物理2023/2/6XIDIANUNIVERSITY4.0MOSFET的預(yù)備知識MOS電容氧化層厚度氧化層介電常數(shù)Al或高摻雜的多晶Sin型Si或p型SiSiO2MOS結(jié)構(gòu)具有Q隨V變化的電容效應(yīng)，形成MOS電容2023/2/6XIDIANUNIVERSITY4.0MOSFET的預(yù)備知識平行板電容平行板電容：上下金屬極板，中間為絕緣材料單位面積電容：外加電壓V，電容器存儲的電荷：Q=CV，氧化層兩側(cè)電場E=V/dMOS結(jié)構(gòu)：具有Q隨V變化的電容效應(yīng)，

形成MOS電容2023/2/6XIDIANUNIVERSITY4.0MOSFET的預(yù)備知識能帶圖能帶結(jié)圖：描述靜電偏置下MOS結(jié)構(gòu)的內(nèi)部狀態(tài)，分價帶、導(dǎo)帶、禁帶晶體不同，能帶結(jié)構(gòu)不同，能帶寬窄，禁帶寬度大小不同金屬（價帶、導(dǎo)帶交疊：EF）、氧化物（Eg大）、半導(dǎo)體（Eg小）半導(dǎo)體摻雜類型不同、濃度不同，EF的相對位置不同導(dǎo)帶底能級禁帶中心能級費米能級價帶頂能級2023/2/6XIDIANUNIVERSITY4.0MOSFET的預(yù)備知識表面勢和費米勢費米勢：半導(dǎo)體體內(nèi)費米能級與禁帶中心能級之差的電勢表示，表面勢：半導(dǎo)體表面電勢與體內(nèi)電勢之差，能級的高低代表了電子勢能的不同，能級越高，電子勢能越高如果表面能帶有彎曲，說明表面和體內(nèi)比：電子勢能不同，即電勢不同，采用單邊突變結(jié)的耗盡層近似，耗盡層厚度：P型襯底禁帶中心能級費米能級2023/2/6XIDIANUNIVERSITY4.0MOS電容

表面電荷面電荷密度一塊材料，假如有均勻分布的電荷，濃度為N，表面積為S，厚度為d材料總電荷為Q=表面S單位面積內(nèi)的電荷（面電荷密度）Q`=SdN2023/2/6XIDIANUNIVERSITY4.0MOS電容理想MOS電容結(jié)構(gòu)特點絕緣層是理想的，不存在任何電荷，絕對不導(dǎo)電；半導(dǎo)體足夠厚，不管加什么柵電壓，在到達接觸點之前總有一個零電場區(qū)（硅體區(qū)）絕緣層與半導(dǎo)體界面處不存在界面陷阱電荷；金屬與半導(dǎo)體之間不存在功函數(shù)差2023/2/6XIDIANUNIVERSITY4.0MOS電容

表面能帶圖:p型襯底(1)負柵壓情形負柵壓——多子積累狀態(tài)電場作用下，體內(nèi)多子順電場方向被吸引到S表面積累能帶變化：空穴在表面堆積，能帶上彎，<02023/2/6XIDIANUNIVERSITY4.0MOS電容

表面能帶圖:p型襯底(1)零柵壓情形零柵壓—平帶狀態(tài)理想MOS電容：絕緣層是理想的，不存在任何電荷；Si和SiO2界面處不存在界面陷阱電荷；金半功函數(shù)差為0。系統(tǒng)熱平衡態(tài)，能帶平，表面凈電荷為02023/2/6XIDIANUNIVERSITY4.0MOS電容

表面能帶圖:p型襯底(2)小的正柵壓情形(耗盡層)小的正柵壓——多子耗盡狀態(tài)電場作用下，表面多子被耗盡，留下帶負電的受主離子Na-，不可動且由半導(dǎo)體濃度的限制，形成一定厚度的負空間電荷區(qū)xd能帶變化：P襯表面正空穴耗盡，濃度下降，能帶下彎，>0

xd：空間電荷區(qū)（耗盡層、勢壘區(qū)）的寬度半導(dǎo)體表面處，耗盡層面電荷密度Q`dep=eNaxd正柵壓↑，增大的電場使更多的多子耗盡，xd↑，能帶下彎增加2023/2/6XIDIANUNIVERSITY4.0MOS電容

表面能帶圖:p型襯底(2)大的正柵壓——反型狀態(tài)能帶下彎程度↑，表面EFi到EF下，表面具n型。柵壓增加，增大，更多的多子被耗盡，Q`dep

（=eNaxd）增加同時P襯體內(nèi)的電子被吸引到表面，表面反型電子Qinv積累，反型層形成反型層電荷面密度Q`inv=ensxinv柵壓↑，反型層電荷數(shù)Qinv增加，

反型層電導(dǎo)受柵壓調(diào)制大的正柵壓情形2023/2/6XIDIANUNIVERSITY4.0MOS電容表面反型層電子濃度與表面勢的關(guān)系反型層電荷濃度：P型襯底閾值反型點：表面勢=2倍費米勢，表面處電子濃度=體內(nèi)空穴濃度閾值電壓：使半導(dǎo)體表面達到閾值反型點時的柵電壓2023/2/6XIDIANUNIVERSITY4.0MOS電容

空間電荷區(qū)厚度:表面反型情形閾值反型點表面電荷特點：濃度：

ns=PP0；厚度：

反型層厚度Xinv<<耗盡層厚度Xd反型層電荷Q`inv=ensXinv<<Q`dep=eNaXdP型襯底例如：若Na=1016/cm3，柵氧厚度為30nm，計算可得：Φfp=0.348V，Xd≈0.3μm，Xd≈4nm，由此得Q`dep=-5.5×10-8/cm2,Q`inv=-6.5×10-10/cm2因此表面電荷面密度為：Q`-=Q`dep+Q`inv≈Q`dep2023/2/6XIDIANUNIVERSITY4.0MOS電容表面反型層電子濃度與表面勢的關(guān)系閾值反型點后，VG增加：表面處可動電子電荷濃度在ns=PP0基礎(chǔ)上指數(shù)迅速大量增加：→表面勢增加0.12V，則ns=100PP0，而Xdep只增加約8%，很小，原因？2023/2/6XIDIANUNIVERSITY4.0MOS電容

表面能帶圖:p型襯底(2)閾值反型后，xd↑最大值XdT不再擴展：表面處總的負電荷面密度Q`-=Q`dep+Q`inv強反型后，若VG進一步↑→ΦS↑→表面處可動電子電荷濃度在ns=PP0基礎(chǔ)上指數(shù)增加→表面處負電荷的增加△Q-主要由△ns貢獻→Qdep基本不變→表面耗盡層寬度Xd基本不變，在閾值反型點開始達到最大XdT強反型后，增加的VG基本上用于改變柵氧化層兩側(cè)壓降VOX，反型電荷Q`n=COX(VG-VT)增多，Фs改變量很小，耗盡層電荷近乎不變2023/2/6XIDIANUNIVERSITY4.0MOS電容

平帶電壓:定義平帶電壓VFB

（flat-bandvoltage）定義：使半導(dǎo)體表面能帶無彎曲需施加的柵電壓作用：抵消金屬與半導(dǎo)體之間的功函數(shù)差和氧化層中的正電荷對半導(dǎo)體表面的影響MOS電容電荷塊圖：采用方形塊近似表示電荷分布若金屬和半導(dǎo)體內(nèi)部電場為0，根據(jù)高斯定律，MOS器件中的總電荷必須為0，即正負電荷的面積應(yīng)相等2023/2/6XIDIANUNIVERSITY4.0MOS電容

功函數(shù)差:MOS接觸前的能帶圖金屬的功函數(shù)金屬的費米能級硅的電子親和能功函數(shù)：起始能量等于EF的電子，由材料內(nèi)部逸出體外到真空所

需最小能量。金屬的功函數(shù)：半導(dǎo)體的功函數(shù)金半功函數(shù)差（電勢表示）2023/2/6XIDIANUNIVERSITY4.0MOS電容

功函數(shù)差:MOS結(jié)構(gòu)的能帶圖條件：零柵壓，熱平衡接觸之后能帶圖的變化：MOS成為統(tǒng)一系統(tǒng)，0柵壓下熱平衡狀態(tài)有統(tǒng)一的EF

SiO2的能帶傾斜半導(dǎo)體一側(cè)能帶彎曲原因：金屬半導(dǎo)體Φms不為0零柵壓下氧化物二側(cè)的電勢差零柵壓下半導(dǎo)體的表面勢2023/2/6XIDIANUNIVERSITY4.0MOS電容

平帶電壓氧化層中存在的正電荷可動電荷：工藝引入的金屬離子陷阱電荷：輻照界面態(tài)：SiSio2界面Si禁帶中的能級氧化層中SiSio2界面存在的正的固定電荷氧化層內(nèi)的所有正電荷總的面電荷密度用QSS`等效，位置上靠近氧化層和半導(dǎo)體界面2023/2/6XIDIANUNIVERSITY4.0MOS電容

平帶電壓QSS`對MOS系統(tǒng)的影響正Qss`在M和S表面感應(yīng)出負電荷S表面出現(xiàn)負電荷（耗盡的Na-、電子），能帶下彎，P襯表面向耗盡、反型過渡若

ms<0，因Q`ss>0，則VFB<0,如果沒有功函數(shù)差及氧化層電荷,平帶電壓為多少?平帶電壓VFB

：使半導(dǎo)體表面能帶無彎

曲需施加的柵電壓,抵消金屬與半導(dǎo)體之間的功函數(shù)差和氧化層正電荷對半導(dǎo)體表面的影響4.0MOS電容

平帶電壓XIDIANUNIVERSITY4.0MOS電容

閾值電壓:定義2023/2/6XIDIANUNIVERSITY閾值電壓：半導(dǎo)體表面達到閾值反型點時所需的柵壓VG，

VT：VTN,VTP半導(dǎo)體表面強反型，可認為MOSFET溝道形成VG<VTN：Φs<2Φfp，襯底表面未強反型，溝道未形成VG>=VTN：Φs>=2Φfp，襯底表面強反型，溝道形成表面勢=費米勢的2倍XIDIANUNIVERSITY2023/2/6XIDIANUNIVERSITY4.0MOS電容

閾值電壓:公式推導(dǎo)功函數(shù)差Vox0+s0=-

ms|Q'SDmax|=eNaXdTXIDIANUNIVERSITY2023/2/64.0MOS電容閾值電壓影響因素:柵電容COX影響：COX越大，則VTN越小；物理過程：COX越大，同樣VG在半導(dǎo)體表面感應(yīng)的電荷越多，

達到閾值反型點所需VG越小，易反型。COX提高途徑：45nm工藝前，減薄柵氧化層厚度;45nm工藝后，選擇介電常數(shù)大的絕緣介質(zhì)XIDIANUNIVERSITY2023/2/6XIDIANUNIVERSITY4.0MOS電容閾值電壓影響因素:摻雜濃度|Q'SDmax|=eNaXdTNa影響：Na越小，則VTN越小；物理過程：Na越小，達到反型所需耗盡的多子越少，

Q'SDmax越小，半導(dǎo)體表面易反型。

問題：假定半導(dǎo)體非均勻摻雜，影響VT的是哪部分半導(dǎo)體的濃度？氧化層下方的半導(dǎo)體摻雜濃度影響VT可通過離子注入改變半導(dǎo)體表面的摻雜濃度，調(diào)整VT。2023/2/6XIDIANUNIVERSITY4.0MOS電容閾值電壓影響因素:氧化層電荷QSS`影響：QSS`越大，則VTN越??；物理過程：QSS`越大，其在半導(dǎo)體表面感應(yīng)出的負電荷越多，達到反型所需柵壓越小，易反型注意：QSS`對VT影響的大小與襯底摻雜濃度有關(guān)，Na