版圖設計基礎

集成電路版圖設計與驗證第四章版圖設計基礎版圖設計的概念版圖設計就是按照電路的要求和一定的工藝參數，設計出元件的圖形,并進行排列互連，以設計出一套供IC制造工藝中使用的光刻掩膜版的圖形，稱為版圖或工藝復合圖。

掩模版圖設計的要求版圖設計是制造IC的基本條件，版圖設計是否合理對成品率、電路性能、可靠性影響很大，版圖設計錯了，就一個電路也做不出來。若設計不合理，則電路性能和成品率將受到很大影響。版圖設計必須與線路設計、工藝設計、工藝水平適應。版圖設計者必須熟悉工藝條件、器件物理、電路原理等內容。如何做一個優(yōu)秀的版圖設計師?通曉基礎電學概念、工藝限制及特性;對空間和版圖規(guī)劃擁有良好的想像和直覺的能力；能夠學習和使用各種各樣的CAD工具。（1）軟件自動轉換到版圖，可人工調整（規(guī)則芯片）（2）布圖規(guī)劃（floorplanning)

工具布局布線（place

&

route）工具在一定約束條件下對設計進行物理劃分，并初步確定芯片面積和形狀、單元區(qū)位置、功能塊的面積形狀和相對位置、I/O位置，產生布線網格，還可以規(guī)劃電源、地線以及數據通道分布。（3）全人工版圖設計：人工布圖規(guī)劃，提取單元，人工布局布線（由底向上：小功能塊到大功能塊）

版圖設計過程分類：單元庫中基本單元較小的功能塊總體版圖版圖檢查與驗證布局布線布局布線較大的功能塊布局布線布圖規(guī)劃人工版圖設計典型過程①了解工藝現狀，確定工藝路線確定工藝路線及光刻掩膜版的塊數。由制版和光刻工藝水平確定最小接觸孔的尺寸和光刻套刻精度。版圖設計的準備工作

②解剖同類型的IC的產品

解剖同類型IC產品，可作為自己設計和生產的借鑒。解剖工作包括版圖分析和基本尺寸的測量，元件性能測試和工藝解剖和分析幾個方面。通過版圖分析和基本尺寸的測量可獲得實際的線路圖和邏輯功能圖，可了解到版圖布局，還可取得各種元件尺寸的數據以了解其它單位或國外制版和光刻水平。但應注意“侵權”問題。版圖設計的準備工作4.1CMOSVLSI制造工藝回顧襯底和阱N+P+4.1CMOSVLSI制造工藝回顧2．柵極有源區(qū)

接觸孔和通孔互連層

鈍化層硅晶圓確定晶體管的基底區(qū)域形成并描繪多晶硅柵的圖案確定有源區(qū)為接觸孔開孔（對每一個互連層）確定互連層用鈍化層覆蓋芯片為連線綁定形成鈍化層開孔4.2分層和連接CMOS工藝的4種基本分層類型：1.導體：擴散區(qū)、金屬層、多晶層以及阱層都屬于此類。2.隔離層(絕緣層)：這些層是用于隔離的層，它在垂直方向和水平方向上將各個導電層互相隔離開來。無論是在垂直方向還是在水平方向上都需要進行隔離，以此來避免在個別電氣節(jié)點之間產生“短路”現象。4.2分層和連接3.接觸孔和通孔：這些層用于確定絕緣層上的切口(cut)。絕緣層用于分隔導體層，并且允許上下層通過切口或“接觸”孔進行連接，像金屬通孔或者接觸孔就是這類的例子。在鈍化層上為綁定Pad開孔則是接觸層的另一種情況。4.注入層：通過摻雜使半導體層的性質發(fā)生改變。

4.2分層和連接＊生成光學掩模的掩模層的形狀和繪圖層不同:掩模層的層數可能比繪圖層多很多，在這種情況下，附加的掩模層是從繪圖層中自動生成的。隔離層從不需繪制出來，它總是隱含于掩模層之中而作為制造工藝的一部分。任何時候提到“層”的概念，都應指繪圖層。所有層的輸入是用高級CAD軟件完成的，而后續(xù)的分層操作同樣用計算機和復雜的軟件來完成。

繪制版圖多邊形(ploygon)

線形(path)4.2.1多邊形多邊形具有N個邊的形狀。多邊形主要用于覆蓋那些無法用簡單矩形覆蓋的區(qū)域，如單元邊界、晶體管、N阱、接觸、擴散區(qū)以及晶體管柵極。另外，多邊形用于定義區(qū)域的方式非常靈活，這是因為它們可用如90°角、45°角或在極少的情況下用手繪角度等多種角度來實現。多邊形實例：4.2.2線形（path）線形是由起點、終點、中間頂點以及寬度值來確定的一種形狀。主要用于連接器件，以及點對點的信號傳送。

線形實例在版圖設計中，線形使用得越多，版圖的設計效率就越高，而能使用多少線形則取決于版圖的類型以及版圖設計工程師的工作習慣。線形比多邊形更易于修改，并且包含更少的計算機數據。例如，移動一段線形只需要移動一條邊，而移動同樣一段多邊形則需要移動多邊形兩側的兩條邊。4.3晶體管版圖簡介4.3晶體管版圖簡介4.3晶體管版圖簡介用多晶硅的多邊形來確定晶體管的柵極。用與晶體管柵極相鄰的擴散區(qū)或有源區(qū)來確定源區(qū)和漏區(qū)。應注意的是，源、漏的標號實際上可以互換。這個晶體管若正巧是一個PMOS晶體管，那么通過P+注入層可使有源區(qū)成為P型摻雜區(qū)。PMOS晶體管位于N型的阱（稱為N阱）中，這就形成了晶體管的基底節(jié)點。4.3晶體管版圖簡介N型有源區(qū)（沒有P+注入層）會與N阱相連通，這是因為N阱和N型有源區(qū)具有相同的摻雜類型(N型）。源、漏、阱的連接是通過另外的接觸層來實現的。這類接觸層中最典型的就是用于連接第一層金屬層的接觸層。將寬度和長度正確地標注出來，注意寬度大于長度！4.3晶體管版圖，請注意以下幾點:

就版圖而言，晶體管的長度是源極和漏極之間的距離。把這即距離稱為長度也許并不直觀，因為晶體管長度的物理尺寸要比其寬度小。就晶體管性能而言，晶體管的長度是這樣定義的：當柵極“導通”或“開啟”時，為了形成一個可測的電流，電子所必須移動的距離即為晶體管的長度。柵極電壓控制電流。如果縮短源極和漏極之間的距離，則柵極電壓對電流的控制能力就會增強。概括地說，在同一加工工藝上，如果兩個晶體管寬度相同，而長度不同，則柵長度短的晶體管必會產生更大的電流。更大的電流在概念上則意味著更快的性能。4.3晶體管版圖，請注意以下幾點:

就制造能力而言，晶體管的長度是多晶硅（多晶）能夠可靠制造的最窄可能長度。多晶尺寸越小，晶體管就越小，從而IC就越小。所以，使用最小的柵長度來使芯片面積最小化是極具吸引力的。最小的柵長度=特征尺寸慢速(弱)晶體管！通過使晶體管寬度最小化和（或）增加柵長度，就能夠很容易實現這一要求。延時元件或者弱反饋器件是我們使用慢速晶體管的實例。在這類情形中，柵的長度確實大于其寬度。NMOS晶體管的版圖簡單NMOS晶體管的版圖4.3.1

襯底連接的晶圓橫截面

P型晶圓顯示襯底連接的晶圓橫截面反相器基底連接的橫截面4.3.2導體和接觸孔接觸孔和通孔的說明4.3.2導體和接觸孔在業(yè)界，接觸孔（contact)和通孔（via)這兩個名詞有著細微的差別。接觸孔特指最低層金屬孔，用于將最低層金屬和多晶硅或者擴散層連接起來。而通孔則是指允許更高層金屬進行相互連接的孔（如金屬1到金屬2,金屬2到金屬3）。4.3.3反相器版圖反相器版圖和晶體管級電路圖

注意事項：PMOS晶體管與VDD相連接，NMOS晶體管與VSS相連接。在電路圖和版圖中，NMOS晶體管和PMOS晶體管的柵極上有相同的IN信號，而其漏極上有相同的OUT信號。兩種晶體管的寬度不同——在此例中，PMOS晶體管的寬度是NMOS晶體管的兩倍。對于N阱來說，N+區(qū)域實際上是與VDD相連接的，而電路圖中沒有顯示這一連接關系。對于襯底來說，P+區(qū)域實際上是與VSS相連接的。而電路圖中沒有顯示這一連接關系。

設計規(guī)則(designrule):IC設計與工藝制備之間的接口制定目的：使芯片尺寸在盡可能小的前提下，避免線條寬度的偏差和不同層版套準偏差可能帶來的問題，盡可能地提高電路制備的成品率。4.4IC版圖的設計規(guī)則

什么是版圖設計規(guī)則？

考慮器件在正常工作的條件下，根據實際工藝水平(包括光刻特性、刻蝕能力、對準容差等)和成品率要求，給出的一組同一工藝層及不同工藝層之間幾何尺寸的限制，主要包括線寬、間距、覆蓋、露頭、凹口、面積等規(guī)則，分別給出它們的最小值，以防止掩膜圖形的斷裂、連接和一些不良物理效應的出現。4.4IC版圖的設計規(guī)則設計規(guī)則的表示方法以為單位也叫做“規(guī)整格式”把大多數尺寸（覆蓋，出頭等等）約定為的倍數。與工藝線所具有的工藝分辨率有關，線寬偏離理想特征尺寸的上限以及掩膜版之間的最大套準偏差，一般等于柵長度的一半。優(yōu)點：版圖設計獨立于工藝和實際尺寸每個尺寸之間沒有必然的比例關系，提高每一尺寸的合理度。目前一般雙極集成電路的研制和生產，通常采用這類設計規(guī)則。在這類規(guī)則中，每個被規(guī)定的尺寸之間，沒有必然的比例關系。這種方法的好處是各尺寸可相對獨立地選擇，可以把每個尺寸定得更合理，所以電路性能好，芯片尺寸小。缺點是對于一個設計級別，就要有一整套數字，而不能按比例放大、縮小。設計規(guī)則的表示方法2.以微米為單位也叫做“自由格式”：

70年代末，Meed和Conway倡導以無量綱的“”為單位表示所有的幾何尺寸限制，把大多數尺寸（覆蓋，出頭等等）約定為的倍數。通常取柵長度L的一半，又稱等比例設計規(guī)則。由于其規(guī)則簡單，主要適合于芯片設計新手使用，或不要求芯片面積最小，電路特性最佳的應用場合。在這類規(guī)則中，把絕大多數尺寸規(guī)定為某一特征尺寸“”的某個倍數。與工藝線所具有的工藝分辨率有關，線寬偏離理想特征尺寸的上限以及掩膜版之間的最大套準偏差。1.設計規(guī)則或規(guī)整格式設計規(guī)則⑴寬度及間距：

關于間距：

diff：兩個擴散區(qū)之間的間距不僅取決于工藝上幾何圖形的分辨率，還取決于所形成的器件的物理參數。如果兩個擴散區(qū)靠得太近，在工作時可能會連通，產生不希望出現的電流。

poly-Si：取決于工藝上幾何圖形的分辨率。

Al:鋁生長在最不平坦的二氧化硅上，因此，鋁的寬度和間距都要大些，以免短路或斷鋁。

diff-poly：無關多晶硅與擴散區(qū)不能相互重疊，否則將產生寄生電容或寄生晶體管。

⑵接觸孔：孔的大?。?2diff、poly的包孔：1孔間距：1

說明：接觸孔的作用是將各種類型的半導體與金屬引線進行連接，這些半導體材料包括N型硅、P型硅、多晶硅等。

由于工藝的限制，一般不做細長的接觸孔，而是分成若干個小的接觸孔來實現大面積的接觸。

⑶晶體管規(guī)則：多晶硅與擴散區(qū)最小間距：。柵出頭：2，否則會出現S、D短路的現象。擴散區(qū)出頭：2，以保證S或D有一定的面積。

⑷P阱規(guī)則：說明：制作p阱的目的是在N型硅襯底上形成一塊P型襯底區(qū)域，在一個設計中根據需要可能設計若干個p阱區(qū)。

A1=4：最小P阱寬度A2=2/6：P阱間距，

A2=2

當兩個P阱同電位

A2=6當兩個P阱異電位時，A3=3：P阱邊沿與內部薄氧化區(qū)（有源區(qū)）的間距A4=5：P阱邊沿與外部薄氧化區(qū)（有源區(qū)）的間距A5=8：P管薄氧化區(qū)與N管薄氧化區(qū)的間距版圖設計圖例MOS集成電路的版圖設計規(guī)則基本的設計規(guī)則圖解

——80年代中期，為適應VLSIMOS電路制造工藝，發(fā)展了以微米為單位的絕對值表示的版圖規(guī)則。針對一些細節(jié)進行具體設計，靈活性大，對電路性能的提高帶來很大方便。適用于有經驗的設計師以及力求挖掘工藝潛能的場合。目前一般的MOSIC研制和生產中，基本上采用這類規(guī)則。其中每個被規(guī)定的尺寸之間沒有必然的比例關系。顯然，在這種方法所規(guī)定的規(guī)則中，對于一個設計級別，就要有一整套數字，因而顯得煩瑣。但由于各尺寸可相對獨立地選擇，所以可把尺寸定得合理。

2.微米設計規(guī)則，又稱自由格式規(guī)則圖1.10設計規(guī)則4.4.1寬度規(guī)則4.4.2間距規(guī)則4.4.3交疊規(guī)則4.4.1寬度規(guī)則多邊形的最小寬度（在制版時，所有的線形都會轉換為多邊形）是一關鍵尺寸，它定義了制造工藝的極限尺寸。晶體管的最小柵長就是這一規(guī)則的典型例子.如果在某一分層中違反了最小寬度規(guī)則，那么就可能在該層上產生開路現象。電源線的寬度：當大電流穿過窄的金屬線時，金屬線就會像熔絲一樣，通電時間過長或維持在較大電流的峰值時，都會使金屬多邊形在應力作用下斷開。4.4.1寬度規(guī)則多邊形的長度通常沒有限制：可是在某些工藝中，可能會對最小面積進行規(guī)定（例如，對于通孔或接觸孔來說，必須同時滿足寬度和長度規(guī)則）。4.4.1寬度規(guī)則4.4.2間距規(guī)則間距規(guī)則（spacerule）是另一個關鍵尺寸，它指的是兩個多邊形之間的最小距離。1和2是在平行和對角情況下，金屬1之間的最小間距規(guī)則檢查示例。3是多邊形以45°角并行的情況下，多晶之間的間距規(guī)則示例。4、5、6是多邊形成90°角和45°角的情況下，金屬2之間的間距規(guī)則示例。4.4.2間距規(guī)則7

是在只有單一方向上的距離或者拐角情況下，有源之間的間距規(guī)則檢查示例。8多晶硅多邊形之間的間距。晶體管結構內的多晶硅柵之間的間距值和晶體管結構外的多晶硅柵之間的間距值是不同的。間距規(guī)則不但應用于同一層上的多邊形，也應用于不同層之間或不同情況下的多邊形或結構。有源上的接觸孔和多晶硅柵之間要求有一定的間距，這就是一個不同層之間遵守間距規(guī)則的實例4.4.2間距規(guī)則4.4.2間距規(guī)則4.4.3交疊規(guī)則交疊規(guī)則（overlaprule）被定義為一個多邊形與另一個多邊形之間相互交疊（或相互包裹）的最小尺寸限制。金屬層與通孔或接觸孔交疊就是這一規(guī)則的一個典型例子。該規(guī)則中所指的多邊形總是位于不同層上，而這也正是版圖設計中需要此類規(guī)則的主要原因。4.4.3交疊規(guī)則只要是使用不同層上的多邊形來制造某種結構，那么放置多邊形的預期位置與實際位置之間就很可能會出現偏差。對于某些分層來說，多邊形間的偏差可能會導致電路連接出現不希望有的開路或短路。從根本上來說，交疊規(guī)則通過確保預期的連接關系不會因制造工藝而遭破壞，來減少制造工藝中由于分層間細微的偏差所帶來的影響。4.4.3交疊規(guī)則4.4.3交疊規(guī)則1和2兩種情況，說明有源與金屬1間不充分連接所造成的后果。第三種情況中，金屬1和金屬2之間存在交疊問題。通孔也沒有和金屬1交疊，所以即使有連接，它也是最弱的。通常，有這樣兩種交疊規(guī)則：有源交疊柵，柵交疊有源區(qū)。4.4.3交疊規(guī)則4.4.3交疊規(guī)則Out4節(jié)點是有源多邊形充分交疊柵層的例子。與之相對比的是Out3

節(jié)點。Out3節(jié)點中的一個過薄區(qū)域在制造中很可能無法生成。Outl和Out2是柵層交疊有源層的例子?？梢钥闯觯捎跂艑記]有充分交疊有源區(qū)，使得接點Out2和VDD同為有源多邊形的一部分而短路。4.5通用設計步驟4.5通用設計步驟步驟1：因為該步驟對于我們以正確方式開始設計版圖是至關重要的。在這一步驟中，會收集并回顧所有相關的版圖設計知識，并將其應用到被考慮的特定電路設計中。這一步驟的目的在于，盡可能對所有組元和信號所在的總區(qū)域進行文檔記錄，并在此基礎上制定出整個版圖設計的策略。4.5通用設計步驟步驟2是設計的簡單實現：基于設計的真實實現來進行版圖規(guī)劃，并且可能對它進行某些修改。可以將設計過程想像為這樣一個過程：首先“自頂向下地規(guī)劃”,然后“自底向上地實現”。如果版圖規(guī)劃很合理，那么只須做細微的調整。相應地版圖設計的完成就會變得非常容易。4.5通用設計步驟步驟3的大部分工作是基于計算機的檢查。除了基于計算機的檢查之外，建議還進行目視檢查，這是因為計算機的自動檢查實際上只依賴于所輸入的規(guī)則。將設計打印出來并對它進行觀察有時會更加可靠。另外，大多數設計的許多方面單靠計算機是檢查不出來的，比如說，對稱版圖的對稱度等。因此，應該將這些目視檢查項列入核查清單以示提醒。4.5通用設計步驟步驟4是最終的完整性檢查和交叉檢查，它和最終版圖參數提取步驟一起，目的是確定是否所有的要求都已被滿足且沒有遺漏。4.6通用準則4.6.1電源線版圖設計準則4.6.2信號線版圖設計準則4.6.3晶體管版圖設計準則4.6.4層次化版圖設計準則4.6.5質量度量標準4.6.1電源線版圖設計準則在開始進行任一單元的版圖設計之前，必須先確定電源線基于下述準則來確定線寬:電源線是僅給單元內部供電，還是需要為其他單元供電而作為芯片電源網格中的一部分？利用不同分層的電阻率來確定合適的線寬。使用最底層金屬作為晶體管級單元的電源線。避免在電源線上開槽。電源線上會通過大量的電流；因此，重要的是應確保以一致的線寬對電源線進行布線，并且不在線上開槽。線上的任一開槽都可能使該處的電源線像熔絲一樣，在強電流情況下電源線可能會斷裂。避免在單元上方布電源線。除非使用自動布線工具，否則不推薦在單元上方布電源線。4.6.2信號線版圖設計準則針對信號線布線的準則：基于工藝參數和電路要求選擇布線層。對于每一種工藝，應該根據分層的電阻和電容參數來確定所有的標準布線層，而諸如N阱、有源、高阻多晶柵等分層,則不能用于布線。使輸入信號線寬度最小化。使設計的信號線布線最小化也很重要，這樣可以降低信號線的輸入電容。當信號作為單元的一部分，需被多次使用時，這一點尤其重要，例如I/O單元內的時鐘信號線。謹慎地選擇布線寬度。選擇信號線的布線寬度必須深思熟慮。將最小的設計規(guī)則線寬作為實際布線寬度是很吸引人的。4.6.2信號線版圖設計準則在同一層中采用一致的金屬布線方向。對于每個分層來說，保持一致的金屬方向，并且和相鄰分層的金屬方向交錯開來是很有意義的。例如，如果金屬1、金屬3、金屬5水平地布線，則金屬2、金屬4、金屬6應該垂直地布線。4.6.2信號線版圖設計準則標注出所有重要信號。這對版圖驗證過程尤其是LVS是非常重要的。當節(jié)點被標注出來后，錯誤診斷、短路排查都將變得容易，LVS運行時間也會縮短。確定每個連接的最少接觸孔數。不要認為每個連接上僅使用單個接觸孔或通孔就已足夠。比方說，某些存儲器會盡可能地使用雙接觸孔來增加可靠性。4.6.3晶體管版圖設計準則針對單元級設計環(huán)境的設計準則：使用預先定義的模板來進行PMOS和NMOS晶體管的布局。應預先定義好單元的結構，并且該模板應將一組單元的基本版圖規(guī)劃封裝起來。使用指狀晶體管來實現大的晶體管和關鍵的晶體管。根據單元高度定義了晶體管的最大寬度，而若要設計一個晶體管版圖，其寬度超過了此高度，那又該如何呢？辦法是將晶體管分成像“手指狀”的多個并聯(lián)晶體管。4.6.3晶體管版圖設計準則4.6.3晶體管版圖設計準則將晶體管設計成指狀構造

將與非門設計成指狀構造示例4.6.3晶體管版圖設計準則避免“軟連接”節(jié)點?！败涍B接”節(jié)點是指通過非布線層進行連接的節(jié)點,由于非布線層具有很高的阻抗，若通過它們進行連接，會導致電路性能變差，因此它們通常會被標注出來。4.6.4層次化版圖設計準則·開發(fā)和使用版圖規(guī)則。

·在規(guī)劃階段確定設計的層次劃分。將被例化多次的電路模塊定為單元。將設計分成功能模塊或區(qū)域指定模塊。將設計劃分成一些允許多個設計工程師并行設計的模塊。

·提出一套針對靠近單元邊界區(qū)域的版圖設計標準，并在設計過程中遵守這一標準。

4.7設計實現單元版圖設計：注意設計規(guī)則；電源的精心設計；面積節(jié)?。慌c其他單元的接口模塊版圖設計：注意功能不同的模塊，如數字和模擬混合芯片版圖設計：芯片的外界的接口定義和規(guī)劃；遍及整個芯片的關鍵信號的布置；估計芯片尺寸4.8.5質量度量標準·面積·性能·空隙率·可制造性·可維護性·長期的可靠性（即電遷移）·接口兼容性（即是否適合于所有的例化情形？）·可收縮性（即是否即使將來工藝尺寸縮小，版圖亦同樣適用？）·可重用性（即版圖是否適合于移植或是重定義到不同的工藝上？）·版圖設計流程的兼容性（即版圖是否和所有的后續(xù)工具和方法兼容，例如布局布線工具）4.9驗證4.9.1設計規(guī)則檢查4.9.2版圖電路圖對比檢查4.9.3電學規(guī)則檢查4.9.1設計規(guī)則檢查設計規(guī)則驗證步驟會檢查版圖數據中的所有多邊形和分層是否遵守制造工藝規(guī)則。這些設計規(guī)則定義了可制造設計的尺寸限制。寬度規(guī)則和間距規(guī)則就屬于這一范疇。滿足制造要求就是必須檢查和校正的最基本的規(guī)則集合。因為設計規(guī)則檢查(DRC)是版圖實現后所進行的第一級驗證，所以通常也會對相應的方法、連接關系以及指導性規(guī)則進行檢查，我們將之稱為補充規(guī)則。