微機原理與接口技術 周荷琴第5版 課件

第2章微處理器結構教學重點

最大、小模式下基本引腳和總線形成最大、小模式下的總線時序回顧與補充編程結構：是指從程序員和使用者的角度看到的結構，亦可稱為功能結構。從功能上來看，8086/8088CPU可分為兩部分，即總線接口部件BIU（BusInterfaceUnit）和執(zhí)行部件EU（ExecutionUnit）。指令的執(zhí)行過程內部暫存器

IP

ES

SSDSCS輸入/輸出控制電路外部總線執(zhí)行部分控制電路123456∑ALU標志寄存器AHALBHBLCHCLDHDLSPBPSIDI地址加法器指令隊列緩沖器16位20位16位8位8086編程結構執(zhí)行部件（EU)總線接口部件（BIU)通用寄存器變址寄存器

指針寄存器

段寄存器8086的指令執(zhí)行過程返回(1)執(zhí)行部件（EU）功能：負責指令的執(zhí)行。組成：包括①ALU(算術邏輯單元)、②通用寄存器組和③標志寄存器等，主要進行8位及16位的各種運算。返回(2)總線接口部件（BIU）功能：負責與存儲器及I/O接口之間的數據傳送操作。具體來看，完成取指令送指令隊列，配合執(zhí)行部件的動作，從內存單元或I/O端口取操作數，或者將操作結果送內存單元或者I/O端口。組成：它由①段寄存器（DS、CS、ES、SS）、②16位指令指針寄存器IP（指向下一條要取出的指令代碼）、③20位地址加法器（用來產生20位地址）和④6字節(jié)（8088為4字節(jié)）指令隊列緩沖器組成。返回通用寄存器8086/8088有4個16位的通用寄存器（AX、BX、CX、DX），可以存放16位的操作數，也可分為8個8位的寄存器（AL、AH；BL、BH；CL、CH；DL、DH）來使用。其中AX稱為累加器，BX稱為基址寄存器，CX稱為計數寄存器，DX稱為數據寄存器，這些寄存器在具體使用上有一定的差別。內部寄存器主要用途寄存器用途AX字乘法，字除法，字I/OAL字節(jié)乘，字節(jié)除，字節(jié)I/O，十進制算術運算AH字節(jié)乘，字節(jié)除BX轉移CX串操作，循環(huán)次數CL變量移位，循環(huán)控制DX字節(jié)乘，字節(jié)除，間接I/O返回指針寄存器

系統中有兩個16位的指針寄存器SP和BP，其中SP是堆棧指針寄存器，由它和堆棧段寄存器SS一起來確定堆棧在內存中的位置；

BP是基數指針寄存器，通常用于存放基地址。返回變址寄存器

系統中有兩個16位的變址寄存器SI和DI，其中SI是源變址寄存器，DI是目的變址寄存器，都用于指令的變址尋址方式。返回控制寄存器

IP、標志寄存器是系統中的兩個16位控制寄存器，其中IP是指令指針寄存器，用來控制CPU的指令執(zhí)行順序，它和代碼段寄存器CS一起可以確定當前所要取的指令的內存地址。順序執(zhí)行程序時，CPU每取一個指令字節(jié)，IP自動加1，指向下一個要讀取的字節(jié)；當IP單獨改變時，會發(fā)生段內的程序轉移；當CS和IP同時改變時，會產生段間的程序轉移。返回段寄存器

系統中共有4個16位段寄存器，即代碼段寄存器CS、數據段寄存器DS、堆棧段寄存器SS和附加段寄存器ES。這些段寄存器的內容與有效的地址偏移量一起，可確定內存的物理地址。通常CS劃定并控制程序區(qū)，DS和ES控制數據區(qū)，SS控制堆棧區(qū)。返回處理器狀態(tài)字PSW8086/8088內部標志寄存器的內容，又稱為處理器狀態(tài)字PSW。其中共有9個標志位，可分成兩類：一類為狀態(tài)標志，一類為控制標志。狀態(tài)標志表示前一步操作（如加、減等）執(zhí)行以后，ALU所處的狀態(tài)，后續(xù)操作可以根據這些狀態(tài)標志進行判斷，實現轉移；控制標志則可以通過指令人為設置，用以對某一種特定的功能起控制作用（如中斷屏蔽等），反映了人們對微機系統工作方式的可控制性。PSW續(xù)返回8086的總線周期的概念4個時鐘周期，T1狀態(tài)：CPU往總線發(fā)地址T2狀態(tài)：CPU撤銷低16位地址，高4位做反映狀態(tài)信息T3狀態(tài)：傳送數據Tw狀態(tài)T4狀態(tài)：總線周期結束為了取得指令或傳送數據，就需要CPU的總線接口部件執(zhí)行一個總線周期。在8086中一個基本的總線周期由4個時鐘周期組成。典型的8086總線周期序列2.1.18086的兩種組態(tài)模式兩種組態(tài)構成兩種不同規(guī)模的應用系統最小模式構成小規(guī)模的應用系統8086本身提供所有的系統總線信號最大模式構成較大規(guī)模的應用系統，例如可以接入數值協處理器8087和輸入/輸出協處理器80898086和總線控制器8288共同形成系統總線信號2.18086的引腳信號和總線形成外部特性表現在其引腳信號上，學習時請?zhí)貏e關注以下幾個方面：⑴引腳的功能⑵信號的流向⑶有效電平⑷三態(tài)能力指引腳信號的定義、作用；通常采用英文單詞或其縮寫表示信號從芯片向外輸出，還是從外部輸入芯片，或者是雙向的起作用的邏輯電平高、低電平有效上升、下降邊沿有效輸出正常的低電平、高電平外，還可以輸出高阻的第三態(tài)8086的引腳圖2.1.18086的兩種組態(tài)模式（續(xù)）兩種組態(tài)利用MN/MX引腳區(qū)別MN/MX接高電平為最小組態(tài)模式MN/MX接低電平為最大組態(tài)模式兩種組態(tài)下的內部操作并沒有區(qū)別IBMPC/XT采用最大組態(tài)本書以最小組態(tài)展開基本原理通常在信號名稱加上劃線（如：MX）或星號（如：MX*）表示低電平有效2.1.2最小組態(tài)的引腳信號數據和地址引腳讀寫控制引腳中斷請求和響應引腳總線請求和響應引腳其它引腳 1.數據和地址引腳AD15～AD0（Address/Data）地址/數據分時復用引腳，雙向、三態(tài)在訪問存儲器或外設的總線操作周期中，這些引腳在第一個時鐘周期輸出存儲器或I/O端口的低8位地址A7～A0其他時間用于傳送8位數據D7～D0

1.數據和地址引腳（續(xù)1）A15～A8（Address）8086

中間8位地址引腳，輸出、三態(tài)（高電平、低電平、高阻狀態(tài)）這些引腳在訪問存儲器或外設時，提供全部20位地址中的中間8位地址A15～A81.數據和地址引腳（續(xù)2）A19/S6～A16/S3（Address/Status）地址/狀態(tài)分時復用引腳，輸出、三態(tài)這些引腳在訪問存儲器的第一個時鐘周期輸出高4位地址A19～A16在訪問外設的第一個時鐘周期全部輸出低電平無效其他時間輸出狀態(tài)信號S6～S31.數據和地址引腳（續(xù)3）S6為0表示8086當前與總線相連，故在T1-T4，S6始終為0.S5表明中斷允許標志的設置，為1表示可屏蔽中斷請求，為0表示禁止中斷請求。S3和S4的四種組合分別選擇ES,SS,CS,DS。1.數據和地址引腳（續(xù)3）S4S3段寄存器S6保持0,表明8086當前連在總線上。S5表示反映中斷允許標志的狀態(tài)。IF=1，S5=1。S4S3=10另一情況為不使用任何寄存器，正在對I/O端口或中斷向量尋址。00ES01SS10CS11DS1.數據和地址引腳（續(xù)3）BHE/S7 高8位數據總線允許/狀態(tài)復用引腳，輸出。

在T1狀態(tài)輸出BHE信號，表示高位地址/數據線AD15-AD8有效，在其他狀態(tài)輸出狀態(tài)信號S7。

數據和地址引腳BHEAD0總線使用情況0016位字傳送01高8位字節(jié)傳送10低8位字節(jié)傳送11無效BHE與AD0線配合表示當前總線使用情況1.數據和地址引腳NMI非屏蔽中斷引腳,輸入NMI不受IF的影響，也不能用軟件進行屏蔽。INTR

中斷響應信號，輸入，高電平有效。 觸發(fā)方式：電平或邊沿觸發(fā)外設請求中斷 INTR=1，則IF=0 CPU不響應IF=1 CPU執(zhí)行完當前指令響應中斷。INTA中斷響應信號，輸出，低電平有效

CPU響應，則進入中斷響應周期，發(fā)二個INTA負脈沖。 第一個INTA：通知外設CPU已響應其請求 第二個INTA：外設把中斷類型號放到總線上。2.讀寫控制引腳WR（Write）

寫控制，輸出、三態(tài)、低電平有效有效時，表示CPU正在寫出數據給存儲器或I/O端口RD（Read）讀控制，輸出、三態(tài)、低電平有效有效時，表示CPU正在從存儲器或I/O端口讀入數據2.讀寫控制引腳READY

存儲器或I/O口就緒，輸入、高電平有效在總線操作周期中，8086CPU會在第3個時鐘周期的前沿測試該引腳如果測到高有效，CPU直接進入第4個時鐘周期如果測到無效，CPU將插入等待周期TwCPU在等待周期中仍然要監(jiān)測READY信號，有效則進入第4個時鐘周期，否則繼續(xù)插入等待周期Tw。其它引腳CLK（Clock）

時鐘輸入系統通過該引腳給CPU提供內部定時信號。8086的標準工作時鐘為10MHzIBMPC/XT機的8086采用了4.77MHz的時鐘，其周期約為210ns復位、時鐘引腳信號RESET(reset)復位信號，輸入

8086復位信號至少維持4個時鐘周期的高電平有效，復位后CPU結束當前操作，對標志寄存器，IP,DS,SS,ES,及指令隊列清零，將CS設置為FFFFH，當復位信號變?yōu)榈碗娖綍r，CPU從FFFF0H開始執(zhí)行。其它引腳（續(xù)3）TEST測試，輸入、低電平有效該引腳與WAIT指令配合使用當CPU執(zhí)行WAIT指令時，他將在每個時鐘周期對該引腳進行測試：如果無效，則程序踏步并繼續(xù)測試；如果有效，則程序恢復運行也就是說，WAIT指令使CPU產生等待，直到引腳有效為止在使用協處理器8087時，通過引腳和WAIT指令，可使8086與8087的操作保持同步最小模式引腳信號INTA中斷響應信號，輸出信號用來對外設的中斷請求作出響應，此信號位于連續(xù)兩個總線周期中的兩個負脈沖。第一個負脈沖通知外設接口，他發(fā)出的中斷請求已經得到允許，外設接口收到第二個負脈沖后，往數據總線上放中斷類型碼，使CPU得到有關此中斷具體信息。最小模式引腳信號ALE（AddressLatchEnable）地址鎖存允許，輸出、三態(tài)、高電平有效ALE引腳高有效時，表示復用引腳：AD7～AD0和A19/S6～A16/S3正在傳送地址信息由于地址信息在這些復用引腳上出現的時間很短暫，所以系統可以利用ALE引腳將地址鎖存起來最小模式引腳信號DEN（DataEnable）

數據允許，輸出、三態(tài)、低電平有效有效時，表示當前數據總線上正在傳送數據，可利用他來控制對數據總線的驅動DT/R（DataTransmit/Receive）數據發(fā)送/接收，輸出、三態(tài)該信號表明當前總線上數據的流向高電平時數據自CPU輸出（發(fā)送）低電平時數據輸入CPU（接收）最小模式引腳信號M/IO（InputandOutput/Memory）

I/O或存儲器訪問，輸出、三態(tài)該引腳輸出高電平時，表示CPU將訪問I/O端口，這時地址總線A15～A0提供16位I/O口地址該引腳輸出低電平時，表示CPU將訪問存儲器，這時地址總線A19～A0提供20位存儲器地址最小模式引腳信號WR寫信號，輸出信號。當此信號有效時，表示CPU當前正在進行存儲器或IO寫操作，具體到底為哪種寫操作，則由M/IO信號決定。4.總線請求和響應引腳HOLD總線保持（即總線請求），輸入、高電平有效有效時，表示總線請求設備向CPU申請占有總線該信號從有效回到無效時，表示總線請求設備對總線的使用已經結束，通知CPU收回對總線的控制權DMA控制器等主控設備通過HOLD申請占用系統總線（通常由CPU控制）4.總線請求和響應引腳（續(xù)1）HLDA（HOLDAcknowledge）總線保持響應（即總線響應），輸出、高電平有效有效時，表示CPU已響應總線請求并已將總線釋放此時CPU的地址總線、數據總線及具有三態(tài)輸出能力的控制總線將全面呈現高阻，使總線請求設備可以順利接管總線待到總線請求信號HOLD無效，總線響應信號HLDA也轉為無效，CPU重新獲得總線控制權最小模式引腳信號MN/MX端接+5V

一個8284A時鐘發(fā)生器

三片8282或74LS373或74LS273作為地址鎖存器存儲器和外設較多時，要增加數據總線驅動能力，需要2片8286/8287或74LS245作為總線收發(fā)器最小模式引腳信號最小系統中，信號M/IO，RD，WR組合起來決定了系統中數據傳輸的方式，具體如下表所示。

8284A和8086的連接8284A輸出的時鐘頻率均為振蕩源頻率的1/3。脈沖發(fā)生器作為振蕩源晶體振蕩器作為振蕩源最大模式QS1、QS0指令隊列狀態(tài)信號，輸出信號此兩個信號的組合提供前一個時鐘周期中指令隊列的狀態(tài)，為8086對內部指令隊列的跟蹤提供幫助。最大模式S2、S1、S0 總線周期狀態(tài)信號，輸出這些信號的組合指出當前總線周期中進行的數據傳輸類型。8288利用這些信號產生對存儲器和I/O接口的控制信號。S2可以看成是區(qū)分內存?zhèn)鬏敽虸/O傳輸的標志。S1可以看成是區(qū)分輸入操作和輸出的標志。

最大模式最大模式LOCK總線封鎖信號，輸出。當此信號有效時，系統中其他總線主部件不能占有總線。RQ/GT1，RQ/GT0總線請求信號，輸入；總線授權信號，輸出。此兩個信號可供CPU以外的兩個模塊用來發(fā)出使用總線的請求信號和接收CPU對總線的授權信號。都是雙向信號。三、8088的引腳與8086的不同之處*8088的指令隊列長度為4個字節(jié)，隊列中出現1個空閑字節(jié)時，BIU自動訪問存儲器取指補充指令隊列；*8088的地址/數據復用線為8條，即AD7~AD0，訪問1個字需兩個讀寫周期；*8088中的存儲器/IO控制線為IO/M，與8086相反；*8086的引腳BHE/S7在8088中為SS0，與DT/R、IO/M一起決定最小模式中的總線周期操作。8086的操作和時序①系統的復位和啟動操作；②暫停操作；③總線操作；④中斷操作；⑤最小模式下的總線保持；⑥最大模式下的總線請求/允許。系統的復位和啟動操作CS=FFFFHIP＝0000H復位操作的時序?？偩€讀操作寫操作時序補充：三態(tài)門和D觸發(fā)器三態(tài)門和以D觸發(fā)器形成的鎖存器是微機接口電路中最常使用的兩類邏輯電路三態(tài)門：功率放大、導通開關器件共用總線時，一般使用三態(tài)電路：需要使用總線的時候打開三態(tài)門；不使用的時候關閉三態(tài)門，使之處于高阻D觸發(fā)器：信號保持，也可用作導通開關三態(tài)鎖存三態(tài)緩沖器（三態(tài)門）具有單向導通和三態(tài)的特性T為低平時：輸出為高阻抗（三態(tài)）T為高電平時：輸出為輸入的反相TAF表示反相或低電平有效TAFTAFTAF74LS244雙4位單向緩沖器分成4位的兩組每組的控制端連接在一起控制端低電平有效輸出與輸入同相每一位都是一個三態(tài)門，每4個三態(tài)門的控制端連接在一起雙向三態(tài)緩沖器具有雙向導通和三態(tài)的特性ABTOE*OE*＝0，導通T＝1A→BT＝0A←BOE*＝1，不導通Intel82868位雙向緩沖器控制端連接在一起，低電平有效可以雙向導通輸出與輸入同相OE*＝0，導通T＝1A→BT＝0A←BOE*＝1，不導通每一位都是一個雙向三態(tài)門，8位具有共同的控制端74LS2458位雙向緩沖器控制端連接在一起，低電平有效可以雙向導通輸出與輸入同相E*＝0，導通DIR＝1A→BDIR＝0A←BE*＝1，不導通74LS245與Intel8286功能一樣D觸發(fā)器DQCQ電平鎖存DQCQ上升沿鎖存電平鎖存：高電平通過，低電平鎖存上升沿鎖存：通常用負脈沖觸發(fā)鎖存負脈沖的上升沿DQCQSR帶有異步置位清零的電平控制的鎖存器74LS273具有異步清零的TTL上升沿鎖存器每一位都是一個D觸發(fā)器，8個D觸發(fā)器的控制端連接在一起三態(tài)緩沖鎖存器（三態(tài)鎖存器）TADQCB鎖存環(huán)節(jié)緩沖環(huán)節(jié)Intel8282具有三態(tài)輸出的TTL電平鎖存器STB電平鎖存引腳OE*輸出允許引腳每一位都是一個三態(tài)鎖存器，8個三態(tài)鎖存器的控制端連在一起74LS373具有三態(tài)輸出的TTL電平鎖存器LE電平鎖存引腳OE*輸出允許引腳74LS373與Intel8282功能一樣2.1.3最小模式的總線形成AD7～AD0A15～A8A19/S6～A16/S3+5V8088ALE8282STB系統總線信號A19～A16A15～A8A7～A0D7～D0IO/M*RD*WR*8282STB8282STB8286TOE*MN/MX*IO/M*RD*WR*DT/R*DEN*OE*OE*OE*（1）20位地址總線的形成采用3個8282進行鎖存和驅動Intel8282是三態(tài)透明鎖存器，類似有Intel8283和通用數字集成電路芯片373三態(tài)輸出：輸出控制信號有效時，允許數據輸出；無效時，不允許數據輸出，呈高阻狀態(tài)透明：鎖存器的輸出能夠跟隨輸入變化（2）8位數據總線的形成采用數據收發(fā)器8286進行雙向驅動

Intel8286是8位三態(tài)雙向緩沖器，類似功能的器件還有Intel8287、通用數字集成電路245等另外，接口電路中也經常使用三態(tài)單向緩沖器，例如通用數字集成電路244就是一個常用的雙4位三態(tài)單向緩沖器（3）系統控制信號的形成由8086引腳直接提供因為基本的控制信號8086引腳中都含有例如：IO/M*、WR*、RD*等其它信號的情況看詳圖2.1.4最大組態(tài)的引腳定義8086的數據/地址等引腳在最大組態(tài)與最小組態(tài)時相同有些控制信號不相同，主要是用于輸出操作編碼信號，由總線控制器8288譯碼產生系統控制信號：S2*、S1*、S0*——3個狀態(tài)信號LOCK*——總線封鎖信號QS1、QS0——指令隊列狀態(tài)信號RQ*/GT0*、RQ*/GT1*——2個總線請求/同意信號2.1.5最大組態(tài)的總線形成系統總線信號MEMR*MEMW*IOR*IOW*INTA*DMA應答電路AENBRDAEN’*AEN*CENA19～A12A11～A8A7～A0D7～D0AD7～AD0A11～A8A19/S6～A16/S3A15～A1274LS24574LS37374LS373GGG*DIR74LS2448088OE*8288DT/R*DENALES2*～S0*S2*～S0*MN/MX*OE*E*MRDC*AMTW*IORC*AIOWC*INTA*⑴

系統地址總線采用三態(tài)透明鎖存器74LS373和三態(tài)單向緩沖器74LS244⑵

系統數據總線通過三態(tài)雙向緩沖器74LS245形成和驅動⑶系統控制總線主要由總線控制器8288形成MEMR*、MEMW*、IOR*、IOW*、INTA*2.28086的總線時序時序（Timing）是指信號高低電平(有效或無效)變化及相互間的時間順序關系?？偩€時序描述CPU引腳如何實現總線操作CPU時序決定系統各部件間的同步和定時什么是總線操作？2.28086的總線時序（續(xù)1）總線操作是指CPU通過總線對外的各種操作8086的總線操作主要有：存儲器讀、I/O讀操作存儲器寫、I/O寫操作中斷響應操作總線請求及響應操作CPU正在進行內部操作、并不進行實際對外操作的空閑狀態(tài)Ti描述總線操作的微處理器時序有三級：指令周期→總線周期→時鐘周期什么是指令、總線和時鐘周期？2.28086的總線時序（續(xù)2）指令周期是指一條指令經取指、譯碼、讀寫操作數到執(zhí)行完成的過程。若干總線周期組成一個指令周期總線周期是指CPU通過總線操作與外部（存儲器或I/O端口）進行一次數據交換的過程8086的基本總線周期需要4個時鐘周期4個時鐘周期編號為T1、T2、T3和T4總線周期中的時鐘周期也被稱作“T狀態(tài)”時鐘周期的時間長度就是時鐘頻率的倒數當需要延長總線周期時需要插入等待狀態(tài)Tw何時有總線周期？演示2.28086的總線時序（續(xù)3）任何指令的取指階段都需要存儲器讀總線周期，讀取的內容是指令代碼任何一條以存儲單元為源操作數的指令都將引起存儲器讀總線周期，任何一條以存儲單元為目的操作數的指令都將引起存儲器寫總線周期只有執(zhí)行IN指令才出現I/O讀總線周期，執(zhí)行OUT指令才出現I/O寫總線周期CPU響應可屏蔽中斷時生成中斷響應總線周期如何實現同步？2.28086的總線時序（續(xù)4）總線操作中如何實現時序同步是關鍵CPU總線周期采用同步時序：各部件都以系統時鐘信號為基準當相互不能配合時，快速部件（CPU）插入等待狀態(tài)等待慢速部件（I/O和存儲器）CPU與外設接口常采用異步時序，它們通過應答聯絡信號實現同步操作2.2.1最小組態(tài)的總線時序本節(jié)展開微處理器最基本的4種總線周期存儲器讀總線周期存儲器寫總線周期I/O讀總線周期I/O寫總線周期存儲器寫總線周期T4T3T2T1ALECLKA19/S6～A16/S3A15～A8AD7～AD0A15～A8A7～A0輸出數據A19～A16S6～S3READY（高電平）IO/M*WR*T1狀態(tài)——輸出20位存儲器地址A19～A0IO/M*輸出低電平，表示存儲器操作；ALE輸出正脈沖，表示復用總線輸出地址T2狀態(tài)——輸出控制信號WR*和數據D7～D0T3和Tw狀態(tài)——檢測數據傳送是否能夠完成T4狀態(tài)——完成數據傳送I/O寫總線周期T4T3T2T1ALECLKA19/S6～A16/S3A15～A8AD7～AD0A15～A8A7～A0輸出數據0000S6～S3READY（高電平）IO/M*WR*T1狀態(tài)——輸出16位I/O地址A15～A0IO/M*輸出高電平，表示I/O操作；ALE輸出正脈沖，表示復用總線輸出地址T2狀態(tài)——輸出控制信號WR*和數據D7～D0T3和Tw狀態(tài)——檢測數據傳送是否能夠完成T4狀態(tài)——完成數據傳送存儲器讀總線周期T4T3T2T1ALECLKA19/S6～A16/S3A15～A8AD7～AD0A15～A8A7～A0輸入數據A19～A16S6～S3READY（高電平）IO/M*RD*T1狀態(tài)——輸出20位存儲器地址A19～A0IO/M*輸出低電平，表示存儲器操作；ALE輸出正脈沖，表示復用總線輸出地址T2狀態(tài)——輸出控制信號RD*T3和Tw狀態(tài)——檢測數據傳送是否能夠完成T4狀態(tài)——前沿讀取數據，完成數據傳送演示I/O讀總線周期T4T3T2T1ALECLKA19/S6～A16/S3A15～A8AD7～AD0A15～A8A7～A0輸入數據S6～S3READY（高電平）IO/M*RD*0000T1狀態(tài)——輸出16位I/O地址A15～A0IO/M*輸出高電平，表示I/O操作；ALE輸出正脈沖，表示復用總線輸出地址T2狀態(tài)——輸出控制信號RD*T3和Tw狀態(tài)——檢測數據傳送是否能夠完成T4狀態(tài)——前沿讀取數據，完成數據傳送插入等待狀態(tài)Tw同步時序通過插入等待狀態(tài)，來使速度差別較大的兩部分保持同步在讀寫總線周期中，判斷是否插入Tw1.在T3的前沿檢測READY引腳是否有效2.如果READY無效，在T3和T4之間插入一個等效于T3的Tw，轉13.如果READY有效，執(zhí)行完該T狀態(tài)，進入T4狀態(tài)演示2.2.2最大組態(tài)的寫總線時序111110T4T3T2T1A15～A8A19～A16S6～S3由8288產生ALES2*～S0*CLKA19/S6～A16/S3A15～A8DEN寫命令AD7～AD0A7～A0輸出數據DT/R*AMWTC*MWTC*2.2.2最大組態(tài)的讀總線時序111101A15～A8A19～A16S6～S3ALES2*～S0*CLKA19/S6～A16/S3A15～A8DEN由8288產生輸入數據A7～A0AD7～AD0T4T3T2T1DT/R*MRDC*2.3操作模式

80386以上的微處理器都有三種工作方式：1.實地址模式2.保護模式3.虛擬8086模式實模式

在處理器加電和復位的時候最先進入的就是實模式實地址模式采用分段存儲方式，每段64K，物理地址由邏輯地址直接構成存儲空間的最低的1KB存放了系統的中斷向量表地址為00000H～003FFH，其中存放了256個中斷向量的中斷服務程序的入口地址保護模式

80386以上的高級微處理器最經常使用的模式，便于實現多任務，多用戶下的存儲管理采用段頁式管理，在將存儲空間分段的基礎上再分頁。其物理地址的形成是先由邏輯地址構成線性地址，再由線性地址構成物理地址

虛擬8086模式

虛擬8086模式只是為保護模式下的多任務操作中的一個DOS應用程序建立的虛擬機，其實質上還是運行在保護模式下的，支持多任務處理其物理地址為20位，最大可尋址1MB，可在4GB空間內浮動。各種模式的轉換

2.4存儲管理

計算機中使用的存儲器一般容量都很大，因此需要使用一定的存儲