數字電子技術基礎簡明教程第2章門電路課件

肖合九教授數字電子技術基礎簡明教程

1第2章

門電路

2第2章門電路概述2.1半導體二極管、三極管和MOS管的開關特性2.2分立元器件門電路2.3CMOS集成門電路2.4TTL集成門電路31、高電平和低電平：高電平和低電平是兩種狀態(tài)，是兩個不同的可以截然區(qū)別開來的電壓范圍。右圖2.4～5V范圍內的電壓，都稱為高電平，用UH表示。

0～0.8V范圍內的電壓，都稱為低電平，用UL表示。2、正邏輯和負邏輯：用1表示高電平，用0表示低電平，稱為正邏輯賦值，簡稱正邏輯。用1表示低電平，用0表示高電平，稱為負邏輯賦值，簡稱負邏輯。三、高、低電平與正、負邏輯5四、分立元件門電路和集成門電路1、用分立的元器件和導線連接起來構成的門電路，稱為分立元件門電路。2、把構成門電路的元器件和連線都制作在一塊半導體芯片上，再封裝起來，便構成了集成門電路。2、數字集成電路按照集成度分類小規(guī)模集成電路(SSI)：＜100個元器件/片中規(guī)模集成電路(MSI)：100～999個元器件/片大規(guī)模集成電路(LSI)：1000～99999個元器件/片超大規(guī)模集成電路(VLSI)：＞100000個元器件/片五、數字集成電路的集成度

1、集成度：一般把在一塊芯片中含有等效邏輯門的個數或元器件的個數，定義為集成度。62.1半導體二極管、三極管和MOS管的開關特性2.1.1理想開關的開關特性一、靜態(tài)特性

1、斷開時，其等效電阻ROFF＝∞，通過其中的電流IOFF＝0。2、閉合時，其等效電阻RON＝0，其兩端電壓UAK＝0。二、動態(tài)特性

1、開通時間ton＝0，即開關由斷開狀態(tài)轉換到閉合狀態(tài)不需要時間，可以瞬間完成。2、關斷時間toff＝0，即開關由閉合狀態(tài)轉換到斷開狀態(tài)不需要時間，可以瞬間完成。AKS理想開關7一、靜態(tài)特性

1、半導體二極管的結構示意圖、符號和伏安特性半導體二極管的結構示意圖、符號和伏安特性如下圖所示。9

2、半導體二極管的開關作用⑴開關應用舉例

下圖是最簡單硅半導體二極管開關電路。輸入電壓為uI,其低電平UIL＝－2V,高電平為UIH＝3V。①

uI＝UIL時，半導體二極管反偏，D處于反向截止區(qū)，如同一個斷開了的開關，直流等效電路如圖(b)。②uI＝UIH時，半導體二極管正偏，D工作在正向導通區(qū)，如同一個具有0.7V壓降、閉合了的開關，直流等效電路如圖(c)。

10

⑵、靜態(tài)開關特性硅半導體二極管具有下列靜態(tài)開關特性：①導通條件及導通時的特點：

當外加正向電壓UD＞0.7V時，二極管導通，硅半導體二極管如同一個具有0.7V壓降、閉合了的開關。

②截止條件及截止時的特點：當外加正向電壓UD＜0.5V時，二極管截止，硅半導體二極管如同一個斷開了的開關。11

⑴開通時間當輸入電壓uI由UIL跳變到UIH時，二極管D要經過延遲時間td、上升時間tr之后，才能由截止狀態(tài)轉換到導通狀態(tài)。半導體二極管的開通時間為：ton=td＋tr

⑵關斷時間當輸入電壓uI由UIH跳變到UIL時，二極管D要經過存儲時間ts、下降時間（也稱為渡越時間）tf之后，才能由導通狀態(tài)轉換到截止狀態(tài)。半導體二極管的關斷時間為：toff=ts＋tf

132.1.3半導體三極管的開關特性飽和截止3V0VuO0相當于開關斷開相當于開關閉合uOUCC+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC3V0V14一、靜態(tài)特性

1、結構示意圖、符號和輸入、輸出特性半導體三極管的結構示意圖、符號如下圖所示。152、半導體三極管的靜態(tài)開關特性⑴飽和導通條件及飽和時的特點飽和導通條件：三極管基極電流iB大于其臨界飽和時的數值IBS時，飽和導通。飽和導通時的特點：對于硅三極管，飽和導通后

uBE≈0.7V，uCE＝UCES≤0.3V如同閉合的開關。17⑵截止條件及截止時的特點截止條件：uBE＜Uo＝0.5V式中，Uo是硅三極管發(fā)射結的死區(qū)電壓。截止時的特點：iB≈0，iC≈0如同斷開的開關。18二、動態(tài)特性半導體三極管和二極管一樣，在開關過程中也存在電容效應，都伴隨著相應電荷的建立和消散過程，因此都需要一定時間。

右圖所示是三極管開關電路中uI為矩形脈沖時，相應iC和uO的波形。19MOS管最顯著的特點也是具有放大能力。不過它是通過柵極電壓uGS控制其工作狀態(tài)的，是一種具有放大特性的由電壓uGS控制的開關元件。一、靜態(tài)特性

1、結構示意圖、符號、漏極特性和轉移特性

N溝道增強型MOS管的結構示意圖、符號如下圖所示。2.1.4MOS管的開關特性N+N+SGD二氧化硅P-Si(a)結構示意圖金屬鋁(b)符號SGD21N溝道增強MOS管的漏極特性和轉移特性如下圖所示。反映漏極電流iD和漏極-源極電壓uDS之間的關系曲線族稱為漏極特性。反映漏極電流iD和柵極-源極電壓uGS之間的關系曲線稱為轉移特性。222、MOS管的靜態(tài)開關特性⑴截止條件和截止時的特點截止條件：當MOS管柵源電壓uGS小于其開啟電壓UTN時，將處于截止狀態(tài)。截止時的特點：iD＝0，MOS管如同一個斷開了的開關。23二、動態(tài)特性1、MOS管極間電容

MOS管三個電極之間，均有電容存在，它們分別是柵源電容CGS、柵漏電容CGD和漏源電容CDS。在數字電路中，MOS管的動態(tài)特性，即開關速度是受這些電容充、放電過程制約的。

2、開關時間右圖所示MOS管開關電路中，當uI為矩形波時，相應iD和uO的波形。25

⑴開通時間當輸入電壓uI由UIL＝0V跳變到UIH＝VDD時，MOS管需要經過導通延遲時間td1和上升時間tr之后，才能由截止狀態(tài)轉換到飽和導通狀態(tài)。開通時間為

ton=td1＋tr

⑵關斷時間當輸入電壓uI由UIH＝VDD跳變到UIL＝0V時，MOS管需要經過關斷延遲td2、下降時間tf之后，才能由導通狀態(tài)轉換到截止狀態(tài)。關斷時間為

toff=td2＋tf

MOS管電容上電壓不能突變是造成iD(uO)滯后uI變化的主要原因。而且，由于MOS管的導通電阻比三極管的飽和導通電阻要大得多，RD也比RC大，所以它的開通和關斷時間也比三極管長，即其動態(tài)特性較差。262.2分立元器件門電路

2.2.1二極管與門和或門一、二極管與門

1、電路與符號

2、工作原理⑴電壓關系表①uA=uB=0時，D1、D2均導通uY=uA+uD1=uB+uD2=0+0.7V=0.7V

②uA=0、uB=3V時，由于uA、uB電平不同，當D1導通后，使uY=uA+uD1=0+0.7V=0.7V導致uD2=uY－uB=0.7－3＝－2.3V，故D2截止。D1導通后，uY被鉗位在0.7V。③uA=3V、uB=0V時，與②類似，D2導通，D1截止，D2導通后，uY被鉗位在0.7V。④uA=3V、uB=3V時，D1、D2都導通。uY被鉗位在3.7V。27二、二極管或門

1、電路與符號

2、工作原理

⑴電壓關系表①uA=uB=0時，D1、D2均導通uY=0－0.7V=－0.7V。

②uA=0V、uB=3V時，D2導通，D1截止，uY=3－0.7V=2.3V。③uA=3V、uB=0V時，D1導通，D2截止，uY=3－0.7V=2.3V。④uA=3V、uB=3V時，D1、D2均導通。uY=3－0.7V=2.3V。整理分析估算結果，即可得到電壓關系表如右表所示。－0.72.32.32.300033033uY/VuA/VuB/V電壓關系表29011100011011YAB或門邏輯真值表

⑵設定變量、狀態(tài)賦值、列真值表①設定變量：用A、B、Y分別表示uA、uB、uY。②狀態(tài)賦值：用0表示低電平，用1表示高電平。③列真值表：根據設定的變量和狀態(tài)賦值情況，由電壓關系表可列出右下表所示的與門的邏輯真值表。綜上所述，該電路確實實現了或的邏輯功能Y=A+B，所以是一個二極管或門。30對于圖2.2.1（a）所示電路的電壓關系表（如下），在狀態(tài)賦值時若采用正邏輯，即用1表示高電平、用0表示低電平，就得到前面所講的正與門邏輯真值表。0.70.70.73.700033033uY/VuA/VuB/V電壓關系表000100011011YAB正與門邏輯真值表011100011011YAB負或門邏輯真值表若在狀態(tài)賦值時若采用負邏輯，即用0表示高電平、用1表示低電平，就得到下面的負或門邏輯真值表。所以說圖2.2.1（a）二極管電路，既是正與門又是負或門。312.2.2三極管非門（反相器）一、半導體三極管非門

1、電路與符號

2、工作原理①uI=uIL=0V時，三極管T截止，iB=0、iC=0，∴uO=UOH＝VCC=5V。

②uI=uIH=5V時，

由于iB＞IBS，T飽和導通，有uO=UOL＝UCES≤0.3V。整理分析估算結果，即可得到電壓關系表如下表所示。50.305uO/VuI/V32圖2.2.3（a）若用A、Y分別表示uI、uO，用0表示低電平，用1表示高電平。則可由左下表所示的電壓關系表得到右下表所示的真值表。由右下表可知，圖2.2.3（a）所示電路實現了非邏輯功能，是一個三極管組成的非門。50.305uO/VuI/V非門電壓關系表1001YA非門真值表半導體三極管飽和導通以后也有鉗位作用。如果發(fā)射極電位是不變的，那么它的集電極電位就被固定在比發(fā)射極高0.3V的電位上；反之，若其集電極電位是不變的，那么它的發(fā)射極電位就被固定在比集電極低0.3V的電位上。33二、MOS三極管非門

1、電路與符號

2、工作原理①uI=uIL=0V時，uGS=uIL=0V，小于開啟電壓UTN＝2V，所以MOS管是截止的，故uO=UOH＝VDD=10V

②uI=uIH=10V時，uGS=uIH=10V，大于開啟電壓UTN＝2V，MOS管導通且工作在可變電阻區(qū)，導通電阻很小，只有幾百歐，故

整理分析估算結果，即可得到電壓關系表如下表所示。100010uO/VuI/V34若用A、Y分別表示uI、uY且采用正邏輯后得到的邏輯真值表如右下表。100010uO/VuI/VMOS管非門電壓關系表1001YA非門真值表由右上表可知，圖2.2.4（a）所示電路確實是MOS三極管非門。圖2.2.4（a）35作業(yè)題P135題2.2P136題2.3(a)36一、填空題

1、三極管截止時的特點是()；三極管飽和導通時的特點是()。

uBE≈0.7V，uCE=UCES≤0.3ViB≈0，iC≈0

2、MOS管截止時，iD＝0，MOS管如同一個()了的開關。MOS管導通后，如同一個具有一定導通電阻RON()了的開關。

斷開閉合

3、正邏輯的與門是負邏輯的()；正邏輯的或門是負邏輯的()?；蜷T與門二、單項選擇題1、如果晶體三極管的（），則該管工作于飽和區(qū)。A、發(fā)射結正偏，集電結反偏 B、發(fā)射結正偏，集電結正偏C、發(fā)射結反偏，集電結正偏 D、發(fā)射結反偏，集電結反偏。B372.3CMOS集成門電路

MOS管有N溝道和P溝道之分，每種又有增強型和耗盡型兩種。在數字電路中，多采用增強型。CMOS集成電路的許多最基本的邏輯單元都是用P溝道增強型MOS管（稱為PMOS管)和N溝道增強型MOS管（稱為NMOS管)按照互補對稱形式連接起來構成的。當NMOS管和PMOS管成對出現在電路中，且二者在工作中互補，稱為CMOS管(ComplementaryMetalOxideSemiconductor－互補金屬氧化物半導體

)。這種電路具有電壓控制、功耗極小、連接方便等一系列優(yōu)點，是目前應用最廣泛的集成電路之一。38NMOS管的電路符號及轉移特性(a)電路符號（b）轉移特性D接正電源截止導通導通電阻相當小

NMOS管的開關特性

2.3.1CMOS反相器39PMOS管的電路符號及轉移特性(a)電路符號（b）轉移特性D接負電源

PMOS管的開關特性

導通導通電阻相當小截止40一、電路組成及其工作原理

1、電路組成

TP是P溝道增強型MOS管，TN是N溝道增強型MOS管，兩者按照互補對稱形式連接起來便構成了CMOS反相器。它們的柵極G1、G2連接起來做為信號的輸入端，漏極D1、D2連接起來做為信號的輸出端，TN的源極S1接地，TP的源極S2接電源VDD。開啟電壓|UTP|=UTN，且小于VDD

+VDDTPTN(a)電路圖B1uAuYG2G1D1D2SS1B2+10V0V10V0V10V412、工作原理

（1）uA＝0V時，TN截止，TP導通。輸出電壓uY=VDD=10V。簡化等效電路如圖(b)所示。（2）uA＝VDD=10V時，TN導通，TP截止。輸出電壓uY=0V。簡化等效電路如圖(c)所示。實現了非邏輯運算SRONP(b)

TN截止、TP導通uY+VDD+10V+10VSRONN0V(c)TN導通、TP截止uY+VDD+10V+VDDTPTN(a)電路圖B1uAuYG2G1D1D2SS1B2+10V0V10V0V10V423、輸入端保護電路

為了保護柵極和溝道之間的二氧化硅絕緣層不被擊穿，CMOS輸入端都加有保護電路。右圖是帶輸入端保護網絡的CMOS反相器。圖中D1、D2、D3和RS組成二極管保護網絡。D1、D2、D3的正向導通壓降uDF=0.5~0.7V，反向擊穿電壓在30V左右，RS＝1.5~2.5kΩ,C1、C2是柵極等效輸入電容。由于二極管的鉗位作用，使得MOS管在正或負尖峰脈沖作用下不易發(fā)生損壞。在正常工作時，uA在0V和VDD之間變化，保護二極管均處在截止狀態(tài)，不影響電路功能。當uA高于VDD＋uDF或低于－uDF時，相應保護二極管就會導通，從而把TN、TP柵極電位限制在－uDF～(VDD＋uDF)范圍內，因此不會發(fā)生SiO2介質被擊穿的現象。+VDDTPTNuAuYC2C1D2D3D1RSVSS43二、靜態(tài)特性

1、輸入特性反映iI=f(uI)的曲線稱為輸入伏安特性曲線簡稱輸入特性。當uI在－uDF和VDD＋uDF之間變化時，iI≈0；當uI＞VDD＋uDF時，D3導通，iI從輸入端經D3流入VDD，iI將隨著uI的增加而急劇增加，反映了D3正向導通的情況；當uI＜－uDF時，D1導通，iI經D1、RS從輸入端流出，輸入特性中相應曲線部分的斜率為1/RS。CMOS反相器輸入特性所反映的，實際是輸入保護網絡的特性。+VDDTPTNiIuOC2C1D2D3D1RSVSS+_(a)uI+VDDiIuO(b)+_uI144

2、輸出特性反映uO=f(iO)的曲線稱為輸出伏安特性，簡稱輸出特性。當uI為低電平，即uI=UIL=0V時，TN截止、TP導通，uO為高電平，即uO=UOH，帶拉電流負載。電流iO從VDD經TP流出，供給負載RL，由于這時負載RL是向反相器索取電流，所以形象地稱為拉電流負載，并把反相器能夠輸出的最大電流IOH，稱為帶拉電流負載的能力。特性曲線如圖(c)左邊部分所示。45

當uI為高電平，即uI=UIH=VDD時，TN導通、TP截止，uO為低電平，即uO=UOL，帶灌電流負載。電流iO從VDD經負載RL流入反相器。由于這時負載電流iO是流入反相器的，所以形象地稱為灌電流負載，并把反相器能吸收即允許灌入的最大電流IOL，稱為帶灌電流負載的能力。特性曲線如圖(c)右邊部分所示。46

3、傳輸特性反映uO=f(uI)的曲線形象具體地描述了輸出電壓uO與輸入電壓uI的關系,稱為電壓傳輸特性。反映iD=f(uI)的曲線形象具體地描述了漏極電流iD與輸入電壓uI的關系,稱為電流傳輸特性。47

①AB段：uI＜UTN，TN截止，TP導通。uO=VDD、iD=0，功耗極小。②BC段：uI＞UTN，TN導通，但導通電阻較大，故uO略有下降，iD開始出現，并逐漸增加，功耗也隨之增加。③CD段：uI在0.5VDD附近，TN、TP均導通，且導通電阻都較小，是uO隨uI改變而急劇變化的區(qū)域，iD也最大，功耗也最大。相應地，把輸入電壓uI=0.5VDD稱為反相器的轉折電壓或閾值電壓，用UTH表示。④DE、EF段與BC、AB段是對應的，只不過TN、TP的工作狀態(tài)，DE和BC段、EF和AB段時的情況正好相反。輸入端噪聲容限是指uO為規(guī)定值時，允許uI波動的最大范圍。UNL：輸入為低電平時的噪聲容限；UNH：輸入為高電平時的噪聲容限。48三、動態(tài)特性

1、傳輸延遲時間下圖所示是CMOS反相器帶電容性負載時的電路和輸入、輸出電壓波形。當uI改變取值時CMOS反相器的狀態(tài)轉換總是伴隨著輸入、輸出電容的充、放電過程。電容上電壓是不能突變的，所以反相器輸出電壓uO的變化總是滯后于輸入電壓uI的，尤其是在輸出端接有負載電容CL時，滯后時間會更長。

tPHL:輸出電壓由高電平變?yōu)榈碗娖降难舆t時間。

tPLH:輸出電壓由低電平變?yōu)楦唠娖降难舆t時間。50%50%tPHLtPLHuIuO49

2、輸出端狀態(tài)轉換時間當輸入電壓uI改變取值時，輸出端狀態(tài)將產生相應變化，相伴隨的是CL的充、放電過程，狀態(tài)轉換時間基本上就是CL的充、放電時間。

tTHL:當uI改變取值時，輸出電壓uO從90％下降到10％所經歷的時間。

tTLH:當uI改變取值時，輸出電壓uO從10％上升到90％所經歷的時間。tTHLtTLHuIuO10%90%50

3、交流噪聲容限一般地說，干擾噪聲都是一些無規(guī)則的脈沖信號，用交流噪聲容限可以表示反相器對這些脈沖信號的抗干擾能力。反相器對輸人信號的響應總是有一定的延時，如果干擾脈沖持續(xù)的時間很短，以至于輸出端狀態(tài)還沒有任何變化，干擾脈沖就消失了顯然這樣的脈沖信號對電路不會起作用。所以，反相器對窄脈沖的噪聲容限要高于其直流噪聲容限。下圖是干擾脈沖寬度不同時交流噪聲容限的曲線。圖中tNW表示干擾脈沖寬度，UNA表示干擾脈沖幅度。51

4、動態(tài)功耗在狀態(tài)轉換過程中，CMOS反相器瞬態(tài)電流很大，因此會產生所謂動態(tài)功耗。動態(tài)功耗的大小，與電源電壓VDD、uI變化的重復頻率，負載電容的容量等因素有關，它們的數值越大，動態(tài)功耗也越大。CMOS反相器的靜態(tài)功耗很小，在常溫下只有幾個微瓦，常可忽略不計。522.3.2CMOS與非門、或非門、與門和或門一、CMOS與非門1、電路組成及符號

右圖是與非門的電路圖，兩個P溝道增強型MOS管TP1、TP2并聯，兩個N溝道增強型MOS管TN1、TN2串聯，TP2、TN2的柵極連接起來成為輸入端A，TP1、TN1的柵極連接起來成為輸入端B。下圖是與非門的邏輯符號。B+VDDATP1TN1TN2TP2uAuBuYYYAB&53①A、B當中有一個或全為低電平時，TN1、TN2中有一個或全部截止，TP1、TP2中有一個或全部導通，輸出Y為高電平。②只有當輸入A、B全為高電平時，TN1和TN2才會都導通，TP1和TP2才會都截止，輸出Y才會為低電平。2、工作原理

B+VDDATP1TN1TN2TP2uAuBuYY54二、CMOS或非門1、電路組成及符號

右圖是或非門的電路圖，串聯起來的是兩個P溝道增強型MOS管，

并聯起來的是兩個N溝道增強型MOS管，TP1、TN1的柵極連接起來是輸入端A，TP2、TN2的柵極連接起來是輸入端B。下圖是或非門的邏輯符號。B+VDDATN2TP2TN1TP1YAB≥155①只要輸入A、B當中有一個或全為高電平，TP1、TP2中有一個或全部截止，TN1、TN2中有一個或全部導通，輸出Y為低電平。②只有當A、B全為低電平時，TP1和TP2才會都導通，TN1和TN2才會都截止，輸出Y才會為高電平。2、工作原理

B+VDDATN2TP2TN1TP156三、CMOS與門和或門1、CMOS與門

在基本CMOS與非門電路的輸出端，再加一個反相器，便構成了與門，邏輯圖如下圖所示。2、CMOS或門

在基本CMOS或非門電路的輸出端，再加一個反相器，便構成了或門，邏輯圖如下圖所示。YAB&1YAB&＝YAB≥11YAB＝≥157四、帶緩沖的CMOS與非門和或非門1、基本電路的主要缺點與非門BA+VDDVSSY+VDDVSSBATP1TP2TN2TN1Y或非門右圖所示CMOS與非門和或非門的基本電路，從輸出端看，其結構是不對稱的。在與非門中，兩個PMOS管是并聯起來的，兩個NMOS管是串聯起來的；而在或非門中，情況正好相反并聯起來的是兩個NMOS管，串聯起來的是兩個PMOS管。這種不對稱帶來兩個問題：⑴使電路的輸出特性不對稱。⑵使電路的電壓傳輸特性發(fā)生偏移，閾值電壓不再是0.5VDD，因此導致了噪聲容限下降。不難理解，隨著輸入端數目的增加，電路結構不對稱的程度會變大，因而帶來的問題也會更突出。一個比較有效的解決辦法，就是加緩沖電路582、帶緩沖的門電路在基本電路的輸入端和輸出端附加上反相器,便構成了帶緩沖的門電路。加了反相器后，其輸入、輸出特性就與反相器沒有區(qū)別了，這就改善了電路的電氣特性，同時也給使用者帶來了方便。

BA+VDDVSSY111或非門與非門+VDDVSSBATP1TP2TN2TN1Y111≥11Y11AB&11AB1Y592.3.3CMOS與或非門和異或門一、CMOS與或非門1、電路組成及符號

由三個與非門基本電路和一個反相器構成。圖(a)是其電路圖，圖(b)是它的等效邏輯圖，圖(c)是其邏輯符號。+VDDVSSBA+VDDVSSDC+VDDVSS+VDDVSSY(a)(c)ABCDY&≥1&&&1ABCDY(b)602、工作原理

由圖(b)可以容易地得到

可見圖(a)所示的電路確實實現了與或非運算，是CMOS與或非門。YAB&1CD&&61二、CMOS異或門1、電路組成及符號

圖(a)是CMOS異或門的電路圖。TP1、TP2、TN1、TN2組成或非門，其輸出P控制著TP5和TN5的狀態(tài)，當P＝0時，TP5導通、TN5截止；當P＝1時，TP5截止、TN5導通。而當TP5導通、TN5截止時，TP3、TP4、TN3、TN4組成與非門；當TP5截止、TN5導通時，Y通過TN5接到公共端——地。圖(b)是異或門的邏輯符號。+VDDVSS+VDDVSSBATP2TP1TN1TN2TP4TP3TN3TN4+VDDVSSYTN5TP5P(a)YAB=1(b)622、工作原理

由圖(a)所示電路知當P＝0時，因為TP5導通，TN5截止，TP3、TP4、TN3、TN4組成了與非門，所以有當P＝1時，由于TP5截止，

，TN5導通，故Y＝0。0110100000011011YPAB整理上述結果，可以列出右表所示的邏輯真值表。由右表可得所以圖(a)所示電路實現了對A、B的異或運算。+VDDVSS+VDDVSSBATP2TP1TN1TN2TP4TP3TN3TN4+VDDVSSYTN5TP5P(a)63

直接用與非門也可以很容易地組合起來構成異或門，下圖是它的邏輯圖。由圖可得64①C＝0、，即C端為低電平（0V）、端為高電平（＋VDD）時，TN和TP都不具備開啟條件而截止，輸入和輸出之間相當于開關斷開一樣。②C＝1、，即C端為高電平（＋VDD）、端為低電平（0V）時，TN和TP都具備了導通條件，輸入和輸出之間相當于開關接通一樣，uo＝ui。CVDDuI/uOTPTNC(a)電路SSGGDDuO/uITGCC(b)符號uI/uOuO/uI2.3.4CMOS傳輸門、三態(tài)門和漏極開路門一、CMOS傳輸門65二、CMOS三態(tài)門1AENTP2TP1YTN1TN2+VDD(a)電路1ENAENY(b)符號①EN=1時，TP2、TN2均截止，Y與地和電源都斷開了，輸出端呈現為高阻態(tài)。②EN=0時，TP2、TN2均導通，TP1、TN1構成反相器?？梢婋娐返妮敵鲇懈咦钁B(tài)、高電平和低電平3種狀態(tài)，是一種三態(tài)門。66三、CMOS漏極開路門（OD門）1、電路組成及符號

圖(a)是CMOS漏極開路門的電路圖，圖(b)是它的邏輯符號。(a)電路圖+V’DDYB1DVSSB1&ARD外接YAB&(b)邏輯符號672、主要特點

①輸出MOS管的漏極是開路的，工作時必須外接電源V’DD和電阻RD，實現的邏輯功能是Y＝A·B。②可以實現線與功能，即可以把幾個OD門的輸出端連接起來實現與運算。③可以用來實現邏輯電平變換。④帶負載能力強。輸出為高電平時帶拉電流負載能力IOH決定于外接電源V’DD和電阻RD；輸出為低電平時帶灌電流負載能力IOL由輸出級MOS管的容量決定，比較大。68作業(yè)題P136題2.4(a)(d)(f)(k)題2.5(a)(b)題2.6(c)(d)69一、填空題

1、在CMOS反相器是由()管和()管組成的()電路。NMOS互補

2、當MOS門電路輸入端通過電阻（不論電阻阻值為多少）接到VDD時，其邏輯狀態(tài)相當于()；當MOS門電路輸入端通過電阻（不論電阻阻值為多少）接到地時，其邏輯狀態(tài)相當于()。10二、分析題

1、試寫出下圖CMOS門電路各個輸出信號的邏輯表達式。PMOS702.4TTL集成門電路

2.4.1TTL反相器1、電路組成

一、電路組成及其工作原理

TTL是晶體管-晶體管邏輯(Transistor-TransistorLogic)的簡稱。TTL邏輯門由若干晶體三極管、二極管和電阻組成。①輸入級由T1、R1、D1組成，D1是保護二極管，是為防止輸入端電壓過低而設置的；②中間級由T2、R2、R3組成，T2集電極輸出驅動T3，發(fā)射極輸出驅動T4；③輸出級由T3、T4、D和R4組成。圖(a)是TTL反相器的典型電路圖，它有三部分組成：中間級(a)AR14kΩT3T2T1YR4+5VT4R21.6kΩR3130Ω1kΩuIuOD+VCC輸入級輸出級3.6V0V3.6V0VD1712、工作原理①、當電路輸入端A接高電平（3.6V）時3.6V3.6V4.3V全導通0.7V×21.4V電位鉗在2.1V發(fā)射結反偏UBE1＝2.1－3.6＝－1.5V＜0

T1管發(fā)射結處于反向偏置，而集電結處于正向偏置，所以，T1管處于發(fā)射結和集電結倒置使用的工作狀態(tài)。1VUC2＝UCES2＋Ube4＝0.3＋0.7≈1V∵UC2≈1V，該值不足以使T3、D導通，故T3、D截止。輸入為1輸出為0uO＝0.3VVCC(+5V)YR21.6KΩR14KΩT1AR31KΩR4130ΩD1DT2T3T472②、當電路輸入端接低電平(0V)時0V截止發(fā)射結導通Ub1≈0＋0.7＝0.7V

∵Ub1≈0.7V，作用于T1管的集電結和T2、T4管的發(fā)射結，不足以讓T2、T4導通。故T2、T4截止。uO≈VCC－Ube3－UD＝5－0.7－0.7＝3.6V輸入為0輸出為1≈5V4.3V0.7V由于T2截止，VCC通過R2、T3和D管使之工作在導通狀態(tài)，T3發(fā)射結和D的導通壓降均為0.7V。ib3≈0VCC(+5V)YR21.6KΩR14KΩT1AR31KΩR4130ΩD1DT2T3T43.6V

綜上所述可知，圖2.4.1(a)所示電路確實實現了非運算，是非門，即反相器。73

輸入特性是指輸入電流與輸入電壓之間的關系曲線，即II=f(uI)的函數關系。典型的輸入特性如圖所示。

二、靜態(tài)特性

1、輸入特性74①輸入端短路電流IIS

當uI=UIL=0V時的輸入電流稱為輸入端短路電流IIS，是uI=0即輸入端對地短接時，由反相器輸入端流出來的電流。數值為：

②輸入漏電流IIH。

當uI=UIH=3.6V時的輸入電流稱為輸入漏電流IIH，即T1倒置工作時的反向漏電流，其電流值很小，倒置時其電流放大系數βi=0.01～0.02，若取βi=0.02，則數值為：75③輸入端負載特性

反映接在反相器輸入端電阻Ri兩端的電壓uI和Ri阻值之間關系的曲線稱為輸入端負載特性曲線，簡稱輸入端負載特性如圖所示。開門電阻Ron

當Ri=∞，即輸入端懸空時，iB1經T1集電極流入T2基極，使T2飽和導通。進而使T4也飽和導通并導致T3、D截止，反相器處于導通狀態(tài)，輸出電壓uO=UOL≤0.3V，而uB1由于bc1、be2、be4結的鉗位作用，被固定在2.1V，因此uI=uB1-uBE1=(2.1-0.7)V=1.4V。實際上，要使反相器工作在導通狀態(tài)，uO≤0.3V，Ri只需大于2.5KΩ就可以了，因此把2.5KΩ稱為反相器電路的開門電阻Ron。76關門電阻Roff

當Ri=0，iB1全部流向T1發(fā)射極，T2、T4截止，T3、D導通，輸出電壓uO=UOH=3.6V，反相器處于截止狀態(tài)。而uI=iB1·Ri=0V。實際上，只要Ri＜0.7KΩ，反相器就會截止，輸出為高電平，因此又把0.7KΩ稱為反相器電路的關門電阻，用Roff表示。綜上所述可知，當Ri＞Ron時，其邏輯狀態(tài)相當于1，反相器導通，輸出端邏輯狀態(tài)為0；當Ri＜Roff時，其邏輯狀態(tài)相當于0，反相器截止，輸出端邏輯狀態(tài)為1。如果Roff＜Ri＜Ron，則反相器將處于不正常狀態(tài)，既不是1也不是0，這種情況是不允許的。77

例：在下圖中，若均為TTL門電路，試寫出各個輸出信號的邏輯表達式。Y1AB≥110kΩ(a)Y2≥1&AB100Ω(b)

解：圖(a)中，Ri=10kΩ＞Ron(2.5kΩ)，輸入端相當于接“1”，∴圖(b)中，Ri=100Ω＜Roff(0.7kΩ)，輸入端相當于接“0”，∴782、輸出特性

反映輸出電壓uO與輸出電流iO之間的關系曲線，稱為輸出特性曲線，簡稱輸出特性，如圖所示。

79①uI=UIH、uO=UOL，帶灌電流負載時的特性當uI=UIH，為高電平時，T2、T4飽和導通，T3、D截止，輸出電壓uO低電平，帶灌電流負載，等效電路如圖2.4.5所示。特性如圖2.4.4(b)右邊部分所示。RL是負載電阻，由于深度飽和，輸出電阻很小，灌電流iO增加時，輸出電壓上升緩慢。反相器輸出為低電平時，帶灌電流負載的能力IOL可達16mA。

圖2.4.4R14kΩT2T1+5VR21.6kΩR31kΩuO+VCC+5V+VCCUIH++__T4RLiO圖2.4.580圖2.4.4

②uI=UIL、uO=UOH，帶拉電流負載時的特性當uI=UIL，為低電平時，T2、T4截止，T3、D導通，輸出電壓uO為高電平，帶拉電流負載，等效電路如圖2.4.6所示。特性如圖2.4.4(b)左邊部分所示。RL是負載電阻，T3工作在射極輸出器狀態(tài)，輸出電阻也不大。當拉電流

iO＜5mA時，T3微飽和，因而輸出高電平UOH變化不大。當

iO＞5mA時，T3進入深飽和，由于iR4≈iO，UOH=VCC－Uces2－UD－iOR4，故UOH將隨著

iO增加而降低。圖2.4.6T3R4+5VR21.6kΩ130ΩuOD+VCCRLiO_+iO的實際方向與參考方向相反813、電壓傳輸特性反映輸出電壓uO與輸人電壓uI關系的曲線稱為電壓傳輸特性曲線，簡稱電壓傳輸特性，如圖2.4.7所示。

AB段：uI＜0.6V，T1正向飽和導通，uces1≈0.1V，uC1=＜0.7V，T2、T4截止，T3、D4導通，輸出電壓uO=UOH=3.6V，為高電平。稱為截止區(qū)，電路處于穩(wěn)定的關態(tài)。

BC段：對應uI≈0.6～1.3V，T1仍正向飽和導通，0.7V≤uC1＜1.4V。T2開始導通，進入放大區(qū)，但T4仍截止。T2管的集電極電壓uC2、輸出電壓uO隨著uI的增加而線性地減小。這一段稱為線性區(qū)。UI/V3210123AUO/VBCDEUNHUNLUILUoffUthUon圖2.4.7電壓傳輸特性82

CD段：對應uI≥1.3V，T4開始導通。當uI增加時，輸出電壓急劇下降，T3和D4趨向截止，T4趨向飽和，電路狀態(tài)由關態(tài)轉換為開態(tài)。這一段稱為轉折區(qū)。轉折區(qū)中心點對應的輸入電壓稱為反相器的閾值電壓，用Uth表示。Uth＝1.4V。

DE段：隨著uI增加，T1進入倒置工作狀態(tài)，T2、T4均飽和導通，T3、D4均截止，輸出電壓uO=UOL=0.3V,為低電平，電路進入穩(wěn)定的開態(tài)。這一段稱為飽和區(qū)。由于閾值電壓Uth所對應的是電壓傳輸特性轉折區(qū)的中心點，所以在簡化定性分析中，常常把Uth當作決定反相器輸出端狀態(tài)的關鍵值。認為uI＜Uth時反相器是關斷的，輸出端為高電平，即uO=UOH；uI＞Uth時反相器是開通的，輸出端為低電平，即uO=UOL。UI/V3210123AUO/VBCDEUNHUNLUILUoffUthUon圖2.4.7電壓傳輸特性83

(1)輸出邏輯高電平和輸出邏輯低電平在電壓傳輸特性曲線截止區(qū)的輸出電壓為輸出邏輯高電平UOH，典型值是3.6V，UOHmin＝2.4V。飽和區(qū)的輸出電壓為輸出邏輯低電平UOL，典型值是0.3V，UOHmax＝0.4V。

(2)開門電平(Uon)和關門電平(Uoff)輸入低電平UIL的典型值是0.3V，允許的輸入低電平的最大值UILmax＝0.8V，稱為關門電平Uoff=0.8V，它是保證反相器處于截止狀態(tài)所允許的uI的最大值。

輸入高電平UIH的典型值是3.6V，允許的輸入高電平的最小值UIHmin＝2.0V，稱為開門電平Uon=2.0V。

從電壓傳輸特性曲線可以反映出TTL反相器的幾個主要特性參數。84

(3)抗干擾能力在集成電路中，經常以輸入端噪聲容限的數值來定量地說明門電路的抗干擾能力。當輸入為低電平時，為保證電路處于穩(wěn)定的關態(tài)，輸入低電平加上瞬態(tài)干擾信號不應超過關門電平Uoff。因此允許的干擾容限為UNL=UILmax－UOLmax＝(0.8－0.4)V＝0.4V

，稱為低電平噪聲容限。當輸入為高電平時，為保證電路處于穩(wěn)定的開態(tài)，輸入高電平加上瞬態(tài)干擾信號不應低于開門電平Uon。因此允許的干擾容限為UNH=UOHmin－UIHmin＝(2.4－2.0)V＝0.4V

，稱為高電平噪聲容限。

另外，隨著溫度的升高，輸出高電平和輸出低電平都會升高，閾值電壓卻降低。電源電壓的變化主要影響輸出高電平，對輸出低電平影響不大。851、傳輸延遲時間50%50%tPHL0011tPLH三、動態(tài)特性

tPHL：輸出電壓由高電平變?yōu)榈碗娖降膫鬏斞舆t時間。tPLH：輸出電壓由低電平變?yōu)楦唠娖降膫鬏斞舆t時間。

tpd：平均傳輸延遲時間。862、動態(tài)尖峰電流

(1)靜態(tài)電源電流當uI=UIL=0V時，uB1=0.7V，T2、T4截止，在輸出無負載情況下

當uI=UIH=3.6V時，uB1=2.1V，T2、T4飽和導通，T3、D截止87

(2)動態(tài)電源尖峰電流

在uI由UIL跳變到UIH過程中，會略有過沖。但是，當uI由UIH跳變到UIL時，電路在狀態(tài)轉換期間會出現很大的動態(tài)電源尖峰電流。因為在uI＝UIH時，T2、T4飽和，尤其是T4，其飽和程度很深，當uI由UIH跳變到UIL時，T2很快截止，使T3、D導通，而T4還來不及退出飽和狀態(tài)，于是從VCC經R4、T3、D、T4形成了低阻通路，顯然在這種情況下，電源電流iCC要出現很大的尖峰，如圖所示。883、交流噪聲容限

與CMOS電路相似．在TTL電路中由于半導體三極管的開關時間和分布電容的充、放電過程，輸入信號變化時，必須有足夠的變化幅度和作用時間，才能使輸出端狀態(tài)改變。當uI為窄脈沖，而且其寬度接近于門電路的傳輸延遲時間時則其幅度只有遠大于直流情況，輸出端才可能改變狀態(tài)。顯然反相器對這類窄脈沖的噪聲容限比直流噪聲容限要大。TTL反相器的平均傳輸延遲時間tpd的典型值是10ns，而絕大多數的TTL門電路的傳輸延遲時間都在50ns以內，因此，當輸入脈沖的寬度達到微秒數量級時，應將其當做直流信號處理。892.4.2TTL與非門、或非門、與門、或門、與或非門和異或門1、電路組成及符號

一、TTL與非門

圖2.4.12(a)所示電路除了輸入級T1采用了多發(fā)射極三極管外，其余部分和圖2.4.1(a)所示反相器電路沒有什么區(qū)別。D1、D2為輸入端保護二極管，是為抑制輸入電壓負向過沖而設置的中間級(a)R14kΩT3T2T1YR4+5VT4R21.6kΩR3130Ω1kΩuOD+VCC輸入級輸出級D1D2ABYAB&(b)90⑵、工作原理①、當電路輸入端A、B、C全部接高電平（3.6V）時VCC(+5V)YR21.6KΩR14KΩT1ABCR31KΩR4130ΩD1D2D3DT2T3T43.6V3.6V4.3V全導通0.7V×21.4V電位鉗在2.1V發(fā)射結全反偏UBE1＝2.1－3.6＝－1.5V＜0

T1管發(fā)射結處于反向偏置，而集電結處于正向偏置，所以，T1管處于發(fā)射結和集電結倒置使用的工作狀態(tài)。1VUC2＝UCES2＋Ube4＝0.3＋0.7≈1V∵UC2≈1V，該值不足以使T3、D導通，故T3、D截止。輸入全1輸出為0UY＝0.3V91②、當電路輸入端A～C中至少有一個接低電平(0.3V)時0.3V3.6V3.6V截止接低電平的發(fā)射結導通Ub1≈0.3＋0.7＝1V

∵Ub1≈1V，作用于T1管的集電結和T2、T4管的發(fā)射結，不足以讓T2、T4導通。故T2、T4截止。UY≈VCC－Ube3－UD＝5－0.7－0.7＝3.6V輸入有0輸出為13.6V≈5V4.3V1V由于T2截止，VCC通過R2、T3和D管使之工作在導通狀態(tài)，T3發(fā)射結和D4的導通壓降均為0.7V。ib3≈0VCC(+5V)YR21.6KΩR14KΩT1ABCR31KΩR4130ΩD1D2D3DT2T3T4921、電路組成二、TTL或非門

右圖所示電路是TTL或非門的電路圖。R1、T1、R’1、T’1構成輸入級；并聯著的T2、T’2和R2、R3構成中間級；R4、T3、D、T4構成輸出級。2、工作原理輸入A、B中只要有一個為1，即高電平，例如A=1，那么iB1就會經過T1集電結流入T2基極，使T2、T4飽和導通，輸出為低電平，即Y=0。只有當A=B=0時，iB1、i’B1均分別流入T1、T’1發(fā)射極，T2、T’2均截止，T4也截止，T3、D導通，輸出才會為高電平，即Y=1。歸納上述結果可列出教材P123頁的真值表，由表可得Y＝A+BDABR1T3T2T1YR4+VCCT4R2R3T’2T’1R’1輸入級D1D’1i’B1iB1+5V輸出級中間級93三、TTL與門、或門及與或非門

在TTL與非門的中間級再加一個反相電路，便可得到與門；在TTL或非門的中間級，再加一個反相電路，所得到的就是或門；至于TTL與或非門，則只要將圖2.4.13所示電路中的T1、T’1換成多發(fā)射極三極管即可。圖2.4.14給出了TTL異或門的等效邏輯圖及符號。由邏輯圖可以很容易地得到四、TTL異或門雖然上述幾種門電路的邏輯功能各不相同，但是它們的輸入級和輸出級的電路結構和TTL反相器的輸入級和輸出級是相同的。&≥1≥1YAB(a)ABY(b)＝1圖2.4.14942.4.3TTL集電極開路門和三態(tài)門一、集電極開路門（OC門）

下圖給出的是集電極開路與非門。電路輸出級三極管T4的集電極是開路的，故名集電極開路門(OpenColle