數(shù)字電子技術第五章 時序邏輯電路6結存器課件

第六節(jié)數(shù)碼寄存器與移位寄存器寄存器按功能劃分為基本寄存器和移位寄存器?；炯拇嫫髦荒懿⑿兴腿搿⒉⑿休敵鰯?shù)據(jù)；移位寄存器分為左移、右移和雙向移位，數(shù)據(jù)可以并入并出、并入串出、串入串出和串入并出等。寄存器:是數(shù)字系統(tǒng)中用來存儲代碼或數(shù)據(jù)的邏輯部件。它的主要組成部分是觸發(fā)器。一個觸發(fā)器能存儲1位二進制代碼，存儲n位二進制代碼的寄存器需要用n個觸發(fā)器組成。寄存器實際上是若干觸發(fā)器的集合。一、數(shù)碼寄存器（一）單拍工作方式數(shù)碼寄存器數(shù)碼寄存器—存儲二進制數(shù)碼的時序電路組件，具有接收和寄存二進制數(shù)碼的邏輯功能。（二）雙拍工作方式數(shù)碼寄存器1、異步清零2、送數(shù)3、CR=1、CP上升沿以外的時間，寄存器保持。二、移位寄存器所謂“移位”，就是將寄存器所存各位數(shù)據(jù)，在每個移位脈沖（CP）的作用下，向左或向右移動一位。根據(jù)移位方向，常把它分成左移寄存器、右移寄存器和雙向移位寄存器三種：寄存器左移(a)寄存器右移(b)寄存器雙向移位(c)

根據(jù)移位數(shù)據(jù)的輸入－輸出方式,可分為四種電路結構：

串入－串出，串入－并出，并入－串出，并入–并出。FFFFFFFF串入－串出入出FFFFFFFF串入－并出入出FFFFFFFF并入－串出出FFFFFFFF并入－并出出(一)單向移位寄存器（a）電路串行數(shù)據(jù)輸入端串行數(shù)據(jù)輸出端并行數(shù)據(jù)輸出端1.4位右移寄存器

10

11

01

10

11

000

00

00

00FF0FF1FF2FF31CP后2CP后3CP后4CP后1101

1Q0n+1=DSIQ1n+1=Q0nQ2n+1=Qn1Q3n+1=Qn21011DSI=11010000,從高位開始輸入

經(jīng)過4個CP脈沖作用后，從DS端串行輸入的數(shù)碼就可以從Q0Q1Q2Q3并行輸出。串入并出

經(jīng)過7個CP脈沖作用后，從DSI端串行輸入的數(shù)碼就可以從DO端串行輸出。串入串出三、四位雙向集成移位寄存器74X1941.用74X194構成環(huán)形計數(shù)器環(huán)形計數(shù)器的狀態(tài)圖四.74X194應用2.用74X194構成扭環(huán)計數(shù)器扭環(huán)計數(shù)器的狀態(tài)圖3.移位寄存器構成的序列信號發(fā)生器時序電路的分析，首先按照給定電路列出各邏輯方程組、進而列出狀態(tài)表、畫出狀態(tài)圖和時序圖，最后分析得到電路的邏輯功能。時序電路的設計，首先根據(jù)邏輯功能的需求，導出原始狀態(tài)圖或原始狀態(tài)表，有必要時需進行狀態(tài)化簡，繼而對狀態(tài)進行編碼，然后根據(jù)狀態(tài)表導出激勵方程組和輸出方程組，最后畫出邏輯圖完成設計任務。小結用已有的M進制集成計數(shù)器可以構成任意進制計數(shù)器，方法有：異步清零法、同步清零法、異步置數(shù)法和同步置數(shù)法。當M>N時，用一片M進制計數(shù)器即可；當M<N時，需要多片M進制計數(shù)器級聯(lián)構成。小結計數(shù)器是一種常用的時序邏輯器件，在計算機和其他數(shù)字系統(tǒng)中起著重要作用。計數(shù)器可以統(tǒng)計時鐘脈沖的個數(shù)，也可以用于分頻、定時、產(chǎn)生節(jié)拍脈沖。寄存器用于存放數(shù)據(jù)和指令。分為數(shù)碼寄存器和移位寄存器。數(shù)碼寄存器只能并行送入、并行輸出數(shù)據(jù)；移位寄存器分為左移、右移和雙向移位，數(shù)據(jù)可以并入并出