時(shí)序邏輯電路課件

第五章時(shí)序邏輯電路常用的中、小規(guī)模標(biāo)準(zhǔn)化集成產(chǎn)品，如寄存器、計(jì)數(shù)器等經(jīng)常大量地應(yīng)用在各種數(shù)字系統(tǒng)中。本章介紹這些電路的設(shè)計(jì)、構(gòu)成、工作原理、邏輯功能及使用方法，最后介紹時(shí)序邏輯電路中的竟?fàn)幣c冒險(xiǎn)現(xiàn)象。寄存器及移位寄存器數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院

寄存器：用來寄存一組二進(jìn)制代碼或數(shù)值。一個(gè)觸發(fā)器能存儲(chǔ)一位二值信息，N個(gè)觸發(fā)器組成的寄存器能存儲(chǔ)N位的二進(jìn)制代碼或數(shù)值。同步D觸發(fā)器組成的4位寄存器74LS75邏輯電路圖。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院寄存器在CP的高電平時(shí)，其狀態(tài)Q隨D而變，在CP為低電平時(shí)，Q端狀態(tài)保持。即D0D1D2D3端的數(shù)碼在CP下降沿到來時(shí)并行輸入到寄存器中保存起來。寄存器狀態(tài)改變是與時(shí)鐘脈沖CP同步的，故稱為同步送數(shù)方式。74LS75可以做兩位寄存器，也可以做四位寄存器使用。直接信號(hào)也可以給寄存器送數(shù)，其連接方式如圖。當(dāng)置數(shù)正脈沖到時(shí)，輸入端數(shù)據(jù)D0D1D2D3傳送至D觸發(fā)器和端，各觸發(fā)器按D端數(shù)據(jù)來設(shè)置寄存數(shù)碼。這種工作方式稱為異步送數(shù)、寄存器狀態(tài)改變與CP無關(guān)。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院移位寄存器（ShiftRegister)除了具有存儲(chǔ)代碼的功能，還具有移位功能，存儲(chǔ)的代碼在移位脈沖的作用下依次左移和右移。移位寄存器1.由D觸發(fā)器構(gòu)成的4位移位寄存器圖示。第一個(gè)觸發(fā)器的輸入端D接收輸入信號(hào)，其余各觸發(fā)器的D端與前一個(gè)觸發(fā)器的Q輸出相連，各觸發(fā)器的CP端輸入移位時(shí)鐘脈沖。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院電路中各觸發(fā)器的輸入為前一個(gè)D觸發(fā)器的狀態(tài)輸出，則在移位脈沖上升沿到時(shí)，前一個(gè)觸發(fā)器的狀態(tài)輸出移入后一個(gè)觸發(fā)器中，串行輸入數(shù)據(jù)Di移入左邊第一個(gè)觸發(fā)器中，整個(gè)觸發(fā)器的狀態(tài)右移一位。若移位寄存器的初態(tài)為0000，輸入信號(hào)為1011時(shí)，電路的狀態(tài)轉(zhuǎn)換Q0Q1Q2Q3如圖。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院

電路經(jīng)過4個(gè)移位脈沖，輸入的4位串行數(shù)據(jù)全部移入到寄存器中，Q0Q1Q2Q3并行輸出觸發(fā)器數(shù)據(jù)，將串行輸入的數(shù)據(jù)轉(zhuǎn)換為并行輸出。若用置數(shù)脈沖為四個(gè)觸發(fā)器置入初態(tài)數(shù)據(jù)，則在4個(gè)移位脈沖的作用下，觸發(fā)器中數(shù)據(jù)從串行輸出D0全部輸出，將并行輸入的數(shù)成轉(zhuǎn)換為串行輸出。移位寄存器在數(shù)字系統(tǒng)中經(jīng)常做串行—并行轉(zhuǎn)換器數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院雙向移位寄存器即能左移又能右移的移位寄存器，74LS194是一個(gè)典型的4位雙向移位寄存器，由四個(gè)RS觸發(fā)器的一些門電路構(gòu)成，其邏輯圖及符號(hào)如圖示。3.中規(guī)模集成移位寄存器圖中，DIR是數(shù)據(jù)右移輸入串行輸入端，DIL數(shù)據(jù)左移輸入端，DA~DD為數(shù)據(jù)并行輸入端，QA~QD為數(shù)據(jù)并行輸出端。為異步清零輸入端，CP是時(shí)鐘脈沖輸入端，上升沿觸發(fā)觸發(fā)器，使移位寄存器的狀態(tài)轉(zhuǎn)換。S1、S0為工作方式選擇輸入，取不同值時(shí)，可使74LS194工作在不同的方式。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院1），四個(gè)RS觸發(fā)器的直接清零輸入0電平，QA~QD同時(shí)被清零。正常工作時(shí)，接高電平。2）S1S0=00時(shí)，，，CP上升沿到時(shí)，。同理可得，因此，移位寄存器工作在保持狀態(tài)。3）S1S0=11時(shí)，，，CP上升沿到時(shí)，。同理可得，，因此，移位寄存器工作在并行置數(shù)狀態(tài)。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院輸入輸出工作狀態(tài)CPS1S0DIRDADBDCDDDILQAQBQCQDX0XXXXXXXX0000異步清零↑100XXXXXXQAQBQCQD保持↑101DIRXXXXXDIRQAQBQC右移↑110X

XXXXDILQBQCQDDIL左移↑111XDADBDCDDXDADBDCDD并行置數(shù)數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院利用74LS194A，擴(kuò)展8位雙向移位寄存器電路。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院串行累加器數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院由n個(gè)觸發(fā)器構(gòu)成的n位計(jì)數(shù)器，有2n個(gè)獨(dú)立狀態(tài)，利用這些狀態(tài)，可以表征輸入脈沖的個(gè)數(shù)。一般地，計(jì)數(shù)器在計(jì)數(shù)前初始狀態(tài)為0態(tài)，隨著計(jì)數(shù)脈沖的輸入，其狀態(tài)按1，2，3，…進(jìn)行轉(zhuǎn)換，當(dāng)輸入脈沖個(gè)數(shù)達(dá)到2n-1時(shí)，計(jì)數(shù)器處于全1狀態(tài)，此時(shí)，已是n位計(jì)數(shù)器所能表示的最大數(shù)值，利用進(jìn)位輸出信號(hào)C等于1表征這一狀態(tài)，這樣，當(dāng)下一個(gè)計(jì)數(shù)脈沖到達(dá)時(shí)，計(jì)數(shù)器的狀態(tài)又回到了0態(tài)，進(jìn)位輸出C變?yōu)榈碗娖?。C的變換，表征了n位計(jì)數(shù)器的進(jìn)位。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院CQn-1Qn-2...Q3Q2Q1Q0000...0000000...0001

000...0010000...0011000...0100000...0101000...0110000...0111000...1000...

111...1111

000...0000數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院觀察n位計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換發(fā)現(xiàn)，最低位Q0，每來一個(gè)CP狀態(tài)均翻轉(zhuǎn)，第i位（任何一位）以下各位皆為1時(shí)，則在下一個(gè)計(jì)數(shù)脈沖到時(shí)，該位的狀態(tài)發(fā)生變換。利用JK觸發(fā)器構(gòu)成的同步四位二進(jìn)制計(jì)數(shù)器的邏輯電路圖。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院時(shí)序圖表明，若計(jì)數(shù)脈沖的頻率為f0，則Q0、Q1、Q2、Q3和脈沖頻率依次為f0/2、f0/4、f0/8、f0/16。故計(jì)數(shù)器也稱為分頻器。集成計(jì)數(shù)器電路，除了基本計(jì)數(shù)功能外，還附加了許多控制電路，以增加電路的功能和使用靈活性。下圖為74LS161邏輯圖。74LS161四位二進(jìn)制同步計(jì)數(shù)器數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院1）清零脈沖：直接接至各觸發(fā)器的異步清零端，為0時(shí)，直接清除各觸發(fā)器為0態(tài)，使計(jì)數(shù)器狀態(tài)為0000。正常工作時(shí)，接高電平。2）置數(shù)脈沖=0，則：同理：電路工作在并行置數(shù)狀態(tài)。3）置數(shù)脈沖EP.ET=0時(shí)，同理：電路狀態(tài)保持。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院4）EP.ET=1時(shí)有：電路實(shí)現(xiàn)計(jì)數(shù)功能。此時(shí)當(dāng)ET=1，Q3Q2Q1Q0=1111時(shí)，輸出C為1，利用C的高電平或下降沿作為進(jìn)位輸出信號(hào)。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院74LS161的功能用時(shí)序圖表示如下：數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院CQn-1Qn-2...Q3Q2Q1Q0000...0000000...0001

000...0010000...0011000...0100000...0101000...0110000...0111000...1000...

111...1111

000...0000數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院目前常用的異步二進(jìn)制計(jì)數(shù)器集成產(chǎn)品，型號(hào)有SN74293，SN74177CC4060等。SN74293的邏輯圖如圖所示，由一個(gè)1位計(jì)數(shù)器和一個(gè)3位計(jì)數(shù)器構(gòu)成，當(dāng)QA與CPB連接，以CPA作計(jì)數(shù)脈沖輸入時(shí)，可構(gòu)成4位異步二進(jìn)制計(jì)數(shù)器，其狀態(tài)QDQCQBQA轉(zhuǎn)換關(guān)系和前述同。R0（1）和R0（2）為異步清零輸入，同為高電平時(shí)，計(jì)數(shù)器被清0。若以QB作為計(jì)數(shù)脈沖，QD與CPA相接，此時(shí)狀態(tài)轉(zhuǎn)換QAQDQCQB與前述相同。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院異步計(jì)數(shù)器，由于進(jìn)位信號(hào)是逐級(jí)傳送的，它的計(jì)數(shù)速度（或最高輸入脈沖頻率）受到了限制。4位二進(jìn)制異步計(jì)數(shù)器，當(dāng)狀態(tài)由1111變?yōu)?000時(shí)，輸入脈沖要經(jīng)過四個(gè)觸發(fā)器的傳輸延遲時(shí)間tpd，才能達(dá)到新的穩(wěn)定狀態(tài)，若tpd=50ns，則完成狀態(tài)轉(zhuǎn)換所需的總時(shí)間為200ns。在這種情況下，如果兩個(gè)計(jì)數(shù)脈沖之間的時(shí)間間隔小于200ns，那么，在最后一個(gè)觸發(fā)器變?yōu)?態(tài)之前，第一個(gè)觸發(fā)器開始由0變1，使?fàn)顟B(tài)轉(zhuǎn)換出現(xiàn)錯(cuò)誤，無法分辯計(jì)數(shù)器中所累計(jì)的數(shù)據(jù)。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院同步計(jì)數(shù)器，全部觸發(fā)器的CP端輸入同一個(gè)計(jì)數(shù)脈沖，計(jì)數(shù)器狀態(tài)的變換是同時(shí)發(fā)生的，計(jì)數(shù)速度較快，在譯碼顯示時(shí)，不易出現(xiàn)差錯(cuò)。但由于計(jì)數(shù)脈沖要同時(shí)接到各級(jí)觸發(fā)器的CP端驅(qū)動(dòng)其工作，故要求脈沖發(fā)生電路具有較大的驅(qū)動(dòng)能力。前述計(jì)數(shù)器均在輸入計(jì)數(shù)脈沖的作用下，狀態(tài)按二進(jìn)制遞增的規(guī)律轉(zhuǎn)換，稱為加法計(jì)數(shù)器。如果狀態(tài)按二進(jìn)制遞減規(guī)律變換時(shí)，則稱為減法計(jì)數(shù)器。減法計(jì)數(shù)器與可逆計(jì)數(shù)器數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院BQn-1Qn-2...Q3Q2Q1Q0100...0000011...1111

011...1110011...1101011...1100011...1011011...1010011...1001011...1000...

000...0001

000...0000數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院減法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換規(guī)律如表所示。開始時(shí)令計(jì)數(shù)器處于全1狀態(tài)，然后每來一個(gè)計(jì)數(shù)脈沖，狀態(tài)減1，直至全0，借位信號(hào)B為1，之后再來一個(gè)計(jì)數(shù)脈沖，狀態(tài)返到全1，然后重復(fù)以上計(jì)數(shù)過程。最低位Q0每來一個(gè)計(jì)數(shù)脈沖，狀態(tài)變化，其余各位在相鄰低位狀態(tài)由0變1（也就是有借位）時(shí)，狀態(tài)變化。JK觸發(fā)器異步實(shí)現(xiàn)時(shí)，J和K均接1，實(shí)現(xiàn)T觸發(fā)器邏輯功能。下降沿觸發(fā)時(shí)，將低一位的Q‘接至高一位的CP端，使相鄰低位由0變1時(shí)，Q’由1變0下降沿時(shí)，觸發(fā)相鄰高位觸發(fā)器狀態(tài)變換。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院同步電路實(shí)現(xiàn)時(shí)，根據(jù)減法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換規(guī)律，Q0每來一個(gè)計(jì)數(shù)脈沖，狀態(tài)必翻，其余各位在相鄰低位都為0時(shí)，計(jì)數(shù)脈沖到時(shí)，狀態(tài)必翻，相鄰低位不全為0時(shí)，狀態(tài)不變。選用JK觸發(fā)器，各觸發(fā)器激勵(lì)信號(hào)如下，可實(shí)現(xiàn)同步減法計(jì)數(shù)。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院將加法計(jì)數(shù)器和減法計(jì)數(shù)器組合起來，構(gòu)成可加可減的可逆計(jì)數(shù)器。圖示為4位異步二進(jìn)制可逆計(jì)數(shù)器。做為加法減法控制輸入信號(hào)，為1時(shí)，做加法計(jì)數(shù)，0時(shí)，減法計(jì)數(shù)。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院集成電路74LS191為4位同步二進(jìn)制加/減計(jì)數(shù)器，具有加/減計(jì)數(shù)，異步置數(shù)，保持等功能。邏輯電路圖如示。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院寫出FF2的直接置1輸入S’D和清0信號(hào)R‘D端表達(dá)式：LD‘=0時(shí)，，D2端輸入的數(shù)據(jù)直接置入FF2中，同理，D0~D3輸入端的數(shù)據(jù)也直接置入各觸發(fā)器中，實(shí)現(xiàn)計(jì)數(shù)器的異步置數(shù)功能。LD’為高電平時(shí)，計(jì)數(shù)器的狀態(tài)受使能端控制端S‘，加/減計(jì)數(shù)控制端U’/D和時(shí)鐘CP的控制。寫出FF2的輸入端邏輯表達(dá)式：數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院S’為高電平時(shí)，J2=K2=0，計(jì)數(shù)器處于保持狀態(tài)。S‘=0，U’/D=0時(shí)，J2=K2=Q1Q0。計(jì)數(shù)器處于加法計(jì)數(shù)模式。S‘=0，U’/D=1時(shí)，J2=K2=Q‘1Q’0，計(jì)數(shù)器處于減法計(jì)數(shù)模式。74LS191功能表表示。輸入工作狀態(tài)CPLD‘S’U‘/DX0XX異步置數(shù)X11X保持↑100加法計(jì)數(shù)↑101減法計(jì)數(shù)數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院74LS191的時(shí)序功能數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院進(jìn)位/借位輸出信號(hào)C/B在計(jì)數(shù)器做加法計(jì)數(shù)，Q3Q2Q1Q0=1111時(shí)為高電平，表示有進(jìn)位輸出；在計(jì)數(shù)器做減法計(jì)數(shù)，Q3Q2Q1Q0=0000時(shí)為低電平，表示有借位輸出。C/B也稱最大/最小輸出端。CP0為串行時(shí)鐘輸出端，當(dāng)C/B=1，計(jì)數(shù)器處于計(jì)數(shù)模式時(shí)，輸出低電平。

數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院

圖示時(shí)序圖為74LS191的一個(gè)工作實(shí)例。LD’的低電平信號(hào)使Q3Q2Q1Q0=1101B=13，此后，由于U‘/D和S’均為低電平，計(jì)數(shù)器的狀態(tài)按13、14、15、0、1，2轉(zhuǎn)換。當(dāng)S‘變?yōu)楦唠娖綍r(shí)，計(jì)數(shù)器保持狀態(tài)不變，在U’/D高電平后，計(jì)數(shù)器的狀態(tài)又按減法規(guī)律變換，依次處于2、1、0、15、14、13實(shí)際使用時(shí)，有時(shí)需要雙時(shí)鐘結(jié)構(gòu)的加減計(jì)數(shù)器，使計(jì)數(shù)器作加法計(jì)數(shù)和減法計(jì)數(shù)時(shí)使用不同的計(jì)數(shù)脈沖源，典型號(hào)型號(hào)為74LS193數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院模N計(jì)數(shù)器將計(jì)數(shù)器所經(jīng)歷的獨(dú)立狀態(tài)總數(shù)稱為模。按模對(duì)計(jì)數(shù)器分類，可將計(jì)數(shù)器分為模2計(jì)數(shù)和非模2計(jì)數(shù)器。模2計(jì)數(shù)器是指模為2n的計(jì)數(shù)器，n為計(jì)數(shù)器中狀態(tài)變量的個(gè)數(shù)，如前述的4位二進(jìn)制計(jì)數(shù)器，模為16，也稱模16計(jì)數(shù)器。非模2計(jì)數(shù)器是指模不等于2n的計(jì)數(shù)器，用得較多的如十進(jìn)制計(jì)數(shù)器，模10計(jì)數(shù)器。同步十進(jìn)制計(jì)數(shù)器模10計(jì)數(shù)器在計(jì)數(shù)脈沖的作用下，狀態(tài)依次為0、1、2、…、9，狀態(tài)Q3Q2Q1Q0=1001，此時(shí)，由控制部件控制各觸發(fā)器的激勵(lì)信號(hào)，使在下一個(gè)計(jì)數(shù)脈沖到時(shí)，電路的狀態(tài)回到0000。計(jì)數(shù)器以歷的獨(dú)立狀態(tài)只有10個(gè)狀態(tài)。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院JK觸發(fā)器構(gòu)成的同步十進(jìn)制計(jì)數(shù)器的邏輯圖。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院代入JK觸發(fā)器的特性方程，得狀態(tài)方程數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院設(shè)初態(tài)Q3Q2Q1Q0=0000，則根據(jù)狀態(tài)方程式，列出電路的狀態(tài)轉(zhuǎn)換表。Q3Q2Q1Q0Qn+13Qn+12Qn+11Qn+1000000001000100100010001100110100010001010101010101100111011110001000100110010000數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院模10計(jì)數(shù)器的用0~9獨(dú)立狀態(tài)做有效狀態(tài)，其余6個(gè)獨(dú)立狀態(tài)做為無效狀態(tài)。如果電路啟動(dòng)時(shí)或受到干擾，進(jìn)入無效狀態(tài)，列出狀態(tài)轉(zhuǎn)換關(guān)系發(fā)現(xiàn)，經(jīng)過一個(gè)CP或兩個(gè)CP，電路回到有效狀態(tài)。稱該電路具有自啟動(dòng)和自校正能力。Q3Q2Q1Q0Qn+13Qn+12Qn+11Qn+10101010111011010011001101110101001110111111110000數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院74LS160是中規(guī)模集成同步十進(jìn)制加法計(jì)數(shù)器，其邏輯電路圖圖示。具有同步置數(shù)、異步清零、保持等功能。LD‘、RD’、D3~D0、EP和ET等各輸入端信號(hào)的功能工巧匠法與74LS161對(duì)應(yīng)的信號(hào)相同，功能表也相同。不同的僅在于74160為十進(jìn)制計(jì)數(shù)。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院異步十進(jìn)制計(jì)數(shù)器

觸發(fā)器FF0，J0=K0=1，每來一個(gè)計(jì)數(shù)脈沖后沿，其狀態(tài)Q0必翻。觸發(fā)器FF1，J1=Q’3，K1=1，故在Q3為低電平時(shí)，每來一個(gè)Q0的下降沿，其狀態(tài)必翻。當(dāng)Q3為高電平時(shí)，Q1在Q0下降沿到達(dá)時(shí)，狀態(tài)變化為0態(tài)。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院觸發(fā)器FF2的狀態(tài)在每一個(gè)Q1的下降沿必翻。觸發(fā)器FF3狀態(tài)在Q2Q1均為高電平時(shí)，每來一個(gè)Q0的下降沿必翻。當(dāng)Q2Q1中有一個(gè)低電平時(shí)，Q3的狀態(tài)設(shè)置為0態(tài)。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院全狀態(tài)轉(zhuǎn)換圖數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院74LS290是按照上述電路構(gòu)成的異步十進(jìn)制加法計(jì)數(shù)器，其邏輯圖圖示，為了增加使用的靈活性，F(xiàn)F0作單獨(dú)模2計(jì)數(shù)器。以CP1為脈沖輸入，Q3Q2Q1為狀態(tài)輸出，則為模5計(jì)數(shù)器。若CP1和Q0相連，CP0為脈沖輸入，Q3Q2Q1Q0為模10計(jì)數(shù)器，狀態(tài)轉(zhuǎn)換按8421BCD碼規(guī)律。Q3接CP0，CP1輸入計(jì)數(shù)脈沖，則電路也為模10計(jì)數(shù)器，其狀態(tài)Q0Q3Q2Q1按5421碼轉(zhuǎn)換。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院74LS290還設(shè)置了兩個(gè)清0端R01、R02和兩個(gè)置9輸入端S91、S92。R01、R02同時(shí)高電平時(shí)，計(jì)數(shù)器狀態(tài)為0000。S91S92同時(shí)為高電平時(shí)，計(jì)數(shù)器狀態(tài)為1001。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院任意進(jìn)制計(jì)數(shù)器中規(guī)模集成計(jì)數(shù)器應(yīng)用比較廣泛的有十進(jìn)制計(jì)數(shù)、十六進(jìn)制計(jì)數(shù)器、十二進(jìn)制計(jì)數(shù)器等。這些計(jì)數(shù)器均設(shè)置了諸多功能不同的輸入輸出端，利用這些端口，再輻以芯片外部不同方式的連接電路，可以將計(jì)數(shù)器的功能進(jìn)行擴(kuò)展，組成任意進(jìn)制計(jì)數(shù)器。常用的方法有級(jí)聯(lián)法、清零法和置數(shù)法。級(jí)聯(lián)法單片計(jì)數(shù)器的計(jì)數(shù)范圍總是有限的。當(dāng)計(jì)數(shù)模值超過計(jì)數(shù)范圍時(shí)，可用計(jì)數(shù)器的級(jí)聯(lián)來實(shí)現(xiàn)。實(shí)現(xiàn)級(jí)聯(lián)的基本方法有兩種：同步級(jí)聯(lián)和異步級(jí)聯(lián)。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院同步級(jí)聯(lián)：外加的計(jì)數(shù)脈沖同時(shí)接到各片計(jì)數(shù)器的時(shí)鐘輸入端，使各片計(jì)數(shù)器能同步工作。利用低位計(jì)數(shù)器片的進(jìn)位（借位）輸出做為高位片計(jì)數(shù)器的工作狀態(tài)控制信號(hào)，當(dāng)?shù)臀黄?jì)數(shù)器的進(jìn)位（借位）信號(hào)有效時(shí)，高位片計(jì)數(shù)器才能對(duì)計(jì)數(shù)脈沖進(jìn)行計(jì)數(shù)。圖示電路為兩片74160同步級(jí)聯(lián)實(shí)現(xiàn)的百進(jìn)制計(jì)數(shù)器。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院圖中，低位片計(jì)至9（1001）時(shí)C為1，使高位片由保持變?yōu)橛?jì)數(shù)，在下一個(gè)CP信號(hào)到達(dá)時(shí)計(jì)入1，同時(shí)低位片回到0（0000），高位片又處于保持狀態(tài)，直到C又變?yōu)?。低位片的EP和ET恒為1，始終處于計(jì)數(shù)工作狀態(tài)。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院異步級(jí)聯(lián)將低位片的進(jìn)位（借位）輸出信號(hào)作為高位片的時(shí)鐘輸入信號(hào)。圖示為兩片74160異步級(jí)聯(lián)實(shí)現(xiàn)的百進(jìn)制計(jì)數(shù)器。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院圖中兩片74160的EP和EP信號(hào)恒為1，均工作在計(jì)數(shù)狀態(tài)。當(dāng)?shù)臀黄坑?jì)到9（1001）時(shí)C為高電平，經(jīng)反相器后使高位片的CP端為低電平。下個(gè)計(jì)數(shù)輸入脈沖到達(dá)時(shí)，低位片回到0（0000）狀態(tài)，C跳變?yōu)?，使高位片的時(shí)鐘輸入端產(chǎn)生正跳變，于時(shí)高位片計(jì)入1。在這種接法下兩片160不是同步工作的。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院兩片十進(jìn)制計(jì)數(shù)器級(jí)聯(lián)可以實(shí)現(xiàn)百進(jìn)制計(jì)數(shù)器，三片十進(jìn)制級(jí)聯(lián)時(shí)可以實(shí)現(xiàn)千進(jìn)制計(jì)數(shù)器。若低位片為十進(jìn)制計(jì)數(shù)器，高位片為十二計(jì)數(shù)器，級(jí)聯(lián)后可以構(gòu)成一百二十進(jìn)制計(jì)數(shù)器。下圖電路中，三片74161采用同步級(jí)聯(lián)方式，請(qǐng)讀者自行分析結(jié)果。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院清零法適用于設(shè)置有清零功能的計(jì)數(shù)器，利用此方法可以實(shí)現(xiàn)單片計(jì)數(shù)范圍內(nèi)的任意N進(jìn)制計(jì)數(shù)器?；舅枷耄菏褂?jì)數(shù)器從初態(tài)O開始計(jì)數(shù)，經(jīng)歷N個(gè)狀態(tài)到達(dá)終止?fàn)顟B(tài)后，在第N+1個(gè)狀態(tài)時(shí)，利用外電路產(chǎn)生清零信號(hào)并反饋到計(jì)數(shù)器的異步清零輸入端，使計(jì)數(shù)器立即復(fù)位至0狀態(tài)，之后，重復(fù)以上過程。在這種聯(lián)接方式中，N進(jìn)制計(jì)數(shù)器的獨(dú)立穩(wěn)定狀態(tài)包括N個(gè)狀態(tài)，而第N+1個(gè)狀態(tài)只是在極短的瞬間出現(xiàn)，用于產(chǎn)生異步清零信號(hào)，稱為過渡態(tài)。圖示為七進(jìn)制計(jì)數(shù)器的電路邏輯圖及時(shí)序圖。清零法數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院電路狀態(tài)為0111時(shí)，立即產(chǎn)生清零信號(hào)，使計(jì)數(shù)器狀態(tài)加到0000。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院利用與非門產(chǎn)生清零信號(hào)，此信號(hào)隨著計(jì)數(shù)器清零而立即消失，持續(xù)時(shí)間極短，如果觸發(fā)器的復(fù)位速度有快有慢，則可能動(dòng)作慢的觸發(fā)器還未來得及復(fù)0，清零信號(hào)已經(jīng)消失，導(dǎo)致電路產(chǎn)生邏輯錯(cuò)誤。因此，這種接法的電路可靠性不高。修正電路如下。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院與非門G將計(jì)數(shù)器的狀態(tài)進(jìn)行反饋，門G1和門G2組成基本RS觸發(fā)器，Q端輸出的信號(hào)做為復(fù)零信號(hào)。當(dāng)電路進(jìn)入過渡態(tài)0111時(shí)，G門輸出0電平，基本RS觸發(fā)器清0，計(jì)數(shù)器清零。G門輸出高電平，基本RS觸發(fā)器的狀態(tài)保持0，因而計(jì)數(shù)器的清零信號(hào)得以維持，直到計(jì)數(shù)脈沖回到低電平以后，基本RS觸發(fā)器被置1，計(jì)數(shù)器的清零信號(hào)消失?？梢钥闯?，清零信號(hào)的寬度與計(jì)數(shù)脈沖高電平的持續(xù)時(shí)間相等。同時(shí)，由Q‘端輸出同樣寬度的進(jìn)位信號(hào)。在有的計(jì)數(shù)器產(chǎn)品中,將G、G1、G2門組成的附加電路直接制作在計(jì)數(shù)器芯片上，這樣在使用時(shí)就不用外接電路了。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院置數(shù)法也稱同步置數(shù)法，適用于設(shè)置有同步置數(shù)功能的計(jì)數(shù)器。利用此方法同樣可以實(shí)現(xiàn)單片計(jì)數(shù)器范圍內(nèi)的任意N進(jìn)制計(jì)數(shù)器。其基本思想是：計(jì)數(shù)器從某個(gè)預(yù)置狀態(tài)M開始計(jì)數(shù)，依次經(jīng)歷N個(gè)狀態(tài)到達(dá)終止?fàn)顟B(tài)，在終止?fàn)顟B(tài)時(shí)，利用外電路產(chǎn)生置數(shù)信號(hào)并反饋到計(jì)數(shù)器的同步置數(shù)輸入端，使計(jì)數(shù)器在下一個(gè)計(jì)數(shù)脈沖到達(dá)時(shí)置入狀態(tài)M，之后，重復(fù)以上計(jì)數(shù)過程。在這種聯(lián)接中，N進(jìn)制計(jì)數(shù)器的獨(dú)立穩(wěn)定狀態(tài)包括N個(gè)狀態(tài)，終止?fàn)顟B(tài)用來產(chǎn)生同步置數(shù)信號(hào)，且做為N進(jìn)制計(jì)數(shù)器的獨(dú)立狀態(tài)之一，這和異步清零法不同。圖示是利用74161實(shí)現(xiàn)的九進(jìn)制計(jì)數(shù)器。置數(shù)法數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院圖a計(jì)數(shù)器從預(yù)置狀態(tài)0（0000）開始計(jì)數(shù)，直到8（1000）狀態(tài)時(shí)，與非門產(chǎn)生置數(shù)信號(hào)，下一CP到達(dá)時(shí)，置入0，選擇74161的前九個(gè)狀態(tài)作為九時(shí)制計(jì)數(shù)器狀態(tài)。b選擇74161的中間9個(gè)狀態(tài)，c選擇74161的后9個(gè)狀態(tài)。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院以上電路，均采用加法計(jì)數(shù)器來實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù)器。若是減法計(jì)數(shù)器，實(shí)現(xiàn)方法基本相同。例如四位二進(jìn)制減法計(jì)數(shù)器實(shí)現(xiàn)6進(jìn)制計(jì)數(shù)器，采用置數(shù)法時(shí)，可使預(yù)置值為15，計(jì)數(shù)過程為15-14-13-12-11-10，到達(dá)狀態(tài)10，產(chǎn)生置數(shù)信號(hào)，在下一個(gè)CP到達(dá)時(shí)，計(jì)數(shù)器置入15，再重復(fù)。清零法實(shí)現(xiàn)時(shí)，計(jì)數(shù)過程為0-15-14-13-12-11，在過渡態(tài)10時(shí)，產(chǎn)生清零信號(hào)，使計(jì)數(shù)器立即回復(fù)0狀態(tài)，再重復(fù)。十進(jìn)制計(jì)數(shù)器，利用異步清零法和同步置數(shù)法，可以實(shí)現(xiàn)2~9進(jìn)制計(jì)數(shù)器。對(duì)于百進(jìn)制計(jì)數(shù)器，可以實(shí)現(xiàn)2~99進(jìn)制的任意進(jìn)制計(jì)數(shù)器。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院以移位寄存器為主體構(gòu)成的同步計(jì)數(shù)器，常見的有環(huán)形計(jì)數(shù)器和扭環(huán)形計(jì)數(shù)器兩種。移位型計(jì)數(shù)器（1）環(huán)形計(jì)數(shù)器（RingCounter）移位計(jì)數(shù)器最后一級(jí)的輸出送回至最前級(jí)的輸入端，便構(gòu)成環(huán)形計(jì)數(shù)器。D觸發(fā)器構(gòu)成圖示數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院若電路的初始狀態(tài)為QAQBQCQD=0001，在CP的作用下，電路狀態(tài)按0001→1000→0100→0100→0010的循環(huán)轉(zhuǎn)換。根據(jù)計(jì)數(shù)器的計(jì)數(shù)規(guī)律，可做四進(jìn)制計(jì)數(shù)器來使用，取0001、0010、0100、1000所組成的循環(huán)為有效循環(huán)，其狀態(tài)轉(zhuǎn)換圖如圖示數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院電路存在無效循環(huán)和死循環(huán)，若電路在干擾等因素的影響下，脫離有效循環(huán)進(jìn)入任何無效狀態(tài)后，將不能自動(dòng)返回有效循環(huán)，這表明電路不具備自啟動(dòng)能力。利用移位寄存器的置數(shù)功能，可以有效消除了有效循環(huán)，確保電路的正常工作。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院右移信號(hào)DIR和置數(shù)控制信號(hào)S1由移位寄存器的狀態(tài)決定，它們之間的真值關(guān)系如表所示?；?jiǎn)卡諾圖，求得QAQBQCQDDIRS10000100001*10010000011*10100000101*10110000111*11000001001*11010001011*11100001101*11110001111*1DIR=QA+QB+QCS1=QD按照上述邏輯表達(dá)式設(shè)計(jì)的組合邏輯電路稱為反饋電路，反饋電路不同，電路的狀態(tài)轉(zhuǎn)換關(guān)系不同。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院環(huán)形計(jì)數(shù)器的進(jìn)位模數(shù)與移位寄存器中觸發(fā)器數(shù)相等，且每一個(gè)有效狀態(tài)只包括一個(gè)1（或0），這在某些特定場(chǎng)合非常有利。但其狀態(tài)的利用率比較低，16個(gè)狀態(tài)僅使用了4個(gè)。（2）扭環(huán)形計(jì)數(shù)器（TwistedRingCounter）又稱約翰遜計(jì)數(shù)器（JohnsonCounter），是將移位寄存器最后一級(jí)反變量輸出接至第一級(jí)的輸入端而構(gòu)成，圖示電路及狀態(tài)轉(zhuǎn)換圖。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院扭環(huán)形計(jì)數(shù)器存在兩個(gè)狀態(tài)循環(huán)，若采用左邊的循環(huán)為有效循環(huán)，則余下的循環(huán)為無效循環(huán)，表明此電路不具備自啟動(dòng)能力。適當(dāng)設(shè)計(jì)反饋電路，使電路可以自啟動(dòng)數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院具有自啟動(dòng)能力的扭環(huán)形計(jì)數(shù)器。狀態(tài)轉(zhuǎn)換關(guān)系如圖。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院扭環(huán)形計(jì)數(shù)器的狀態(tài)數(shù)是移位寄存器中觸發(fā)器個(gè)數(shù)的2倍，其狀態(tài)利用率較環(huán)形計(jì)數(shù)器提高一倍，而且，有效狀態(tài)轉(zhuǎn)換時(shí)，只有一位觸發(fā)器改變狀態(tài)，因而電路工作時(shí)更可靠。（3）脈沖分配器能將時(shí)鐘脈沖信號(hào)進(jìn)行分頻，并通過多條輸出線順序輸出。當(dāng)環(huán)形計(jì)數(shù)器工作在1000→0100→0010→0001循環(huán)狀態(tài)時(shí)，它就是一個(gè)脈沖分配器，畫出在時(shí)鐘脈沖的作用下各觸發(fā)器的輸出波形看出，每路輸出的脈沖周期是時(shí)鐘周期的4倍，并且按順序依次輸出。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院波形表示，每路輸出的脈沖周期是時(shí)鐘周期的4倍，并且按順序依次輸出數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院利用環(huán)形計(jì)數(shù)器和扭環(huán)形計(jì)數(shù)器構(gòu)成的脈沖分配器，電路結(jié)構(gòu)簡(jiǎn)單，缺點(diǎn)是使用的觸發(fā)器數(shù)目比較多，故適用產(chǎn)生較少順序脈沖數(shù)目的場(chǎng)合。在順序脈沖數(shù)目較多時(shí)，可以用計(jì)數(shù)器和譯碼電路組合成實(shí)現(xiàn)。圖示電路采用八進(jìn)制計(jì)數(shù)器和譯碼器構(gòu)成脈沖分配器，其電壓波形圖請(qǐng)讀者自行做出。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院（4）序列信號(hào)發(fā)生器用來產(chǎn)生規(guī)定的串行脈沖序列信號(hào)，構(gòu)成方法有多種，比較簡(jiǎn)單、直觀的方法是采用計(jì)數(shù)器和數(shù)據(jù)選擇器組成。例如，要產(chǎn)生11010001（時(shí)間順序自左而右）的序列信號(hào)，長(zhǎng)度為8，則可以設(shè)計(jì)一模8計(jì)數(shù)器，然后在計(jì)數(shù)器的基礎(chǔ)上加上適當(dāng)?shù)慕M合邏輯電路即可實(shí)現(xiàn)。組合電路可用最小項(xiàng)譯碼器和數(shù)據(jù)選擇器實(shí)現(xiàn)。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院圖中，模8計(jì)數(shù)器采用74161設(shè)計(jì)實(shí)現(xiàn)，組合邏輯電路采用數(shù)據(jù)選擇器實(shí)現(xiàn)，其輸出Y即序列信號(hào)，與計(jì)數(shù)器狀態(tài)之間的真值關(guān)系如表所示。這樣，當(dāng)計(jì)數(shù)器的狀態(tài)在CP作用下轉(zhuǎn)換時(shí)，整個(gè)電路輸出連續(xù)、循環(huán)的序列信號(hào)11010001。Q2Q1Q0Y00010011010001111000101011001111數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院序列信號(hào)發(fā)生器還可以采用移位型計(jì)數(shù)器實(shí)現(xiàn)。若同樣要求發(fā)生序列信號(hào)11010001時(shí)，則可以根據(jù)序列信號(hào)的長(zhǎng)度選擇扭環(huán)型計(jì)數(shù)器和數(shù)據(jù)選擇器構(gòu)成，并按扭環(huán)型計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換次序，寫出數(shù)據(jù)選擇器的輸出如表所示，利用數(shù)據(jù)選擇器實(shí)現(xiàn)如圖的邏輯電路。QAQBQCQDY0000110001110001110111110011100011000011數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院時(shí)序電路由組合電路和記憶電路兩部分構(gòu)成。設(shè)計(jì)一個(gè)時(shí)序電路，包含兩部分電路的設(shè)計(jì)過程。一般設(shè)計(jì)步驟為：（1）根據(jù)文字描述的設(shè)計(jì)要求，畫出原始狀態(tài)圖或狀態(tài)表。（2）將原始狀態(tài)圖中的重復(fù)狀態(tài)進(jìn)行合并，得簡(jiǎn)化狀態(tài)圖。（3）對(duì)狀態(tài)圖中的狀態(tài)合理分配二進(jìn)制代碼，狀態(tài)編碼。（4）根據(jù)代碼形式的狀態(tài)圖，確定觸發(fā)器的類型和個(gè)數(shù)，由觸發(fā)器的特性方程列出各觸發(fā)器的激勵(lì)函數(shù)。寫出輸出邏輯表達(dá)式。（5）根據(jù)激勵(lì)函數(shù)及輸出邏輯表達(dá)式，畫出實(shí)現(xiàn)電路圖。（6）檢查電路的邏輯功能是否可以實(shí)現(xiàn)設(shè)計(jì)要求，是否具有自啟動(dòng)能力。同步時(shí)序邏輯電路的設(shè)計(jì)數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院下面通過具體時(shí)序電路的設(shè)計(jì)實(shí)現(xiàn)深入理解設(shè)計(jì)方法步驟。例：設(shè)計(jì)一序列脈沖檢測(cè)器，當(dāng)連續(xù)輸入信號(hào)110時(shí)，該邏輯電路輸出為1，否則輸出為0。解：（1）狀態(tài)圖和狀態(tài)表。由設(shè)計(jì)要求，可以確定該電路只有一個(gè)輸入變量和一個(gè)輸出變量，輸入變量記為X，是一個(gè)串行的序列信號(hào)；輸出變量記為Y，并定義當(dāng)輸入信號(hào)出現(xiàn)序列110時(shí)，Y為1，否則，Y為0。輸出Y與電路以前的輸入X有關(guān)，所以必須利用電路的狀態(tài)來記憶輸入序列110。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院定義S0為電路的初始狀態(tài)，表明未接收到待檢測(cè)序列。S1狀態(tài)代表電路已接收到有用序列110的第一個(gè)元素1，S2代表接收到有用序列的連續(xù)兩個(gè)1元素。S3代表接收到有用序列110。那么，根據(jù)檢測(cè)器的邏輯功能，可列出原始狀態(tài)轉(zhuǎn)換圖。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院（2）比較原始狀態(tài)圖中的狀態(tài)S0和S3，可以發(fā)現(xiàn)，它們?cè)谕瑯拥妮斎胂掠型瑯拥妮敵觯肄D(zhuǎn)換到相同的次態(tài)，因此，稱這兩個(gè)狀態(tài)為等價(jià)狀態(tài)，可以合并為一個(gè)。于是得到化簡(jiǎn)后的狀態(tài)轉(zhuǎn)換圖。（3）由于電路狀態(tài)只有三種，故選用兩個(gè)觸發(fā)器作為記憶元件，取觸發(fā)器的狀態(tài)Q1Q0的00、01、10分別代表狀態(tài)S0、S1和S3，畫出編碼后的狀態(tài)轉(zhuǎn)換圖，并變換成狀態(tài)真值表形式。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院下面通過具體時(shí)序電路的設(shè)計(jì)實(shí)現(xiàn)深入理解設(shè)計(jì)方法步驟。XQ1nQ0nQ1n+1Q0n+1Y000000100010001000101100010001110100011***111***數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院根據(jù)狀態(tài)真值表填出狀態(tài)變量卡諾圖與輸出變量卡諾圖經(jīng)化簡(jiǎn)，得邏輯表達(dá)式：

數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院（4）若選JK觸發(fā)器，根據(jù)其特性方程，可寫出每個(gè)JK觸發(fā)器的激勵(lì)方程。（5）根據(jù)上式，畫出邏輯電路圖如圖4.62所示。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院（6）按照同步時(shí)序邏輯電路的分析方法檢驗(yàn)電路的邏輯功能正確與否。上例的設(shè)計(jì)實(shí)踐表明，時(shí)序電路設(shè)計(jì)中最關(guān)鍵的一步，是原始狀態(tài)圖的建立，它是在充分理解設(shè)計(jì)要求的基礎(chǔ)上，結(jié)合實(shí)踐經(jīng)驗(yàn)而得出的，所以，需要一定的經(jīng)驗(yàn)和技巧。建立原始狀態(tài)圖，一般按照“寧多勿漏”的原則進(jìn)行，即將可能出現(xiàn)的狀態(tài)都考慮在內(nèi)，由此得出的原始狀態(tài)圖狀態(tài)很多，需要將其中的等價(jià)狀態(tài)合并化簡(jiǎn)，求得最簡(jiǎn)狀態(tài)圖。狀態(tài)數(shù)越少，意味著設(shè)計(jì)出的電路越簡(jiǎn)單。原始狀態(tài)圖的化簡(jiǎn)方法很多，具體可參閱其它有關(guān)書目。數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院例：試設(shè)計(jì)帶有進(jìn)位輸出的十一進(jìn)制計(jì)數(shù)器。解：（1）狀態(tài)圖或狀態(tài)表計(jì)數(shù)器的工作特點(diǎn)是在時(shí)鐘信號(hào)的作用下自動(dòng)地從一個(gè)狀態(tài)轉(zhuǎn)換到下一個(gè)狀態(tài)，所以計(jì)數(shù)器無輸入信號(hào)，只有進(jìn)位輸出信號(hào)C。根據(jù)前述計(jì)數(shù)器的特點(diǎn)，直接可以確定十一進(jìn)制計(jì)數(shù)器具有十一個(gè)狀態(tài)，用S0、S1、…、S9、S10表示。其狀態(tài)轉(zhuǎn)換圖為：數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院（2）計(jì)數(shù)器的十一個(gè)狀態(tài)，用狀態(tài)變量Q3Q2Q1Q0表示。若設(shè)計(jì)中不做特別要求，狀態(tài)可按自然二進(jìn)制數(shù)0000~1010作為S0~S10編碼，則1011、1100、1101、1110、1111五個(gè)狀態(tài)為無效狀態(tài)，列出編碼后的狀態(tài)真值表?？ㄖZ圖填出經(jīng)化簡(jiǎn)，求出次態(tài)方程如下：Q3nQ2nQ1nQ0nQ3n+1Q2n+1Q1n+1Q0n+1C0000000100001001000010001100011010000100010100101011000110011100111100001000100101001101001010000011011*****1100*****1101*****1110*****1111*****數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院

數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院（3）若選JK觸發(fā)器，根據(jù)其特性方程，寫出每個(gè)JK觸發(fā)器的激勵(lì)方程。

數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院

（4）由激勵(lì)方程直接畫出實(shí)現(xiàn)邏輯電路圖。

數(shù)字邏輯電路電子教案

西北大學(xué)信息學(xué)院(5)驗(yàn)證電路的邏輯功能正確與否。將0000作為初態(tài)，根據(jù)電路圖分析或由次態(tài)方程計(jì)算，得到相應(yīng)的次態(tài)，所得結(jié)果應(yīng)與狀態(tài)真值表相同。對(duì)于電路的五個(gè)無效狀態(tài)，分別代入次態(tài)方程，計(jì)算出它們的