集成電路 引言課件_第1頁
集成電路 引言課件_第2頁
集成電路 引言課件_第3頁
集成電路 引言課件_第4頁
集成電路 引言課件_第5頁
已閱讀5頁,還剩8頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

一、微電子技術(shù)的發(fā)展與現(xiàn)狀世界硅技術(shù)及微電子技術(shù)真空管Si、Ge二極管、三極管CMOS集成電路電子工業(yè)網(wǎng)絡與信息“十五”規(guī)劃前后國內(nèi)的現(xiàn)狀2000年前:有計劃實施經(jīng)濟原因國外技術(shù)的封鎖2000年后:十五重點發(fā)展領(lǐng)域之一

-----(國務院18號文件)經(jīng)濟的發(fā)展和政府的支持外國公司的進駐與技術(shù)的支撐二、集成電路的分類規(guī)模、集成度和工藝線寬規(guī)模SSIMSILSIVLSIULSI集成度(每片晶體管數(shù))幾十~數(shù)百成千~上萬幾十萬幾百~上千萬幾千萬工藝線寬(m)5-10(10)1-5(2)0.5-1(0.8)0.1-0.5(0.25)<0.1(0.09)IC分類標準IC(通用IC)通用、中小規(guī)模、簡單數(shù)字邏輯門半定制IC工藝半定:邏輯單元固定,連線掩膜待定可編程控制器:硬件固定,軟件編程確定邏輯關(guān)系專用IC(ASIC)專用邏輯單元專用功能軟、硬件集成于同一芯片三、VLSI和ULSI設(shè)計流程系統(tǒng)設(shè)計功能設(shè)計與仿真邏輯設(shè)計與仿真電路設(shè)計與仿真版圖設(shè)計與仿真制造、測試和封裝教材:超大規(guī)模集成電路設(shè)計方法學導論楊之廉申明編著:清華大學出版社1999第二版CMOS集成電路設(shè)計陳貴燦等編著:西安交通大學出版社1999

電子系統(tǒng)集成設(shè)計技術(shù)李玉山等編著:電子工業(yè)出版社2002本課程內(nèi)容:第一章設(shè)計過程概述集成電路(IC)的發(fā)展IC的分類、制造工藝IC設(shè)計的要求設(shè)計方法及其特點典型的設(shè)計流程自頂向下由底向上集成電路設(shè)計方法和工具的變革設(shè)計系統(tǒng)的結(jié)構(gòu)框架EDA設(shè)計工具第二章各種設(shè)計方法全定制設(shè)計方法半定制設(shè)計方法有通道門陣列法門海法定制設(shè)計方法標準單元法通用單元法可編程邏輯器件設(shè)計方法邏輯單元陣列設(shè)計方法第三章硬件描述語言VHDL第四章邏輯綜合邏輯綜合的作用邏輯函數(shù)與多維體表示邏輯多維空間的基本運算組合邏輯的綜合第五章邏輯模擬邏輯模擬的作用邏輯模型邏輯信號值、邏輯求值、基本邏輯元件、信號延遲邏輯模擬算法EDA設(shè)計平臺—FPGA芯片設(shè)計第八章器件模擬器件模擬的作用一維器件模擬二維器件模擬

第九章工藝模擬工藝模擬的作用工藝模擬的求解方法工藝模擬程序中的工藝模型第十章

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論