集成電路 (9)課件

概述第9章大規(guī)模集成電路本章小結(jié)隨機存取存儲器(RAM)

只讀存儲器(ROM)

主要要求：

了解ROM的類型和結(jié)構(gòu)，理解其工作原理。了解集成EPROM的使用。理解字、位、存儲容量等概念。9.1只讀存儲器了解半導(dǎo)體存儲器的作用、類型與特點。例如計算機中的自檢程序、初始化程序便是固化在ROM中的。計算機接通電源后，首先運行它，對計算機硬件系統(tǒng)進行自檢和初始化，自檢通過后，裝入操作系統(tǒng)，計算機才能正常工作。二、半導(dǎo)體存儲器的類型與特點只讀存儲器(ROM，

即Read-OnlyMemory)隨機存取存儲器(RAM，

即RandomAccessMemory)RAM既能讀出信息又能寫入信息。它用于存放需經(jīng)常改變的信息，斷電后其數(shù)據(jù)將丟失。常用于存放臨時性數(shù)據(jù)或中間結(jié)果。例如計算機內(nèi)存就是RAMROM

在工作時只能讀出信息而不能寫入信息。它用于存放固定不變的信息，斷電后其數(shù)據(jù)不會丟失。常用于存放程序、常數(shù)、表格等。

一、半導(dǎo)體存儲器的作用

存放二值數(shù)據(jù)

二、ROM的結(jié)構(gòu)和工作原理44二極管ROM的結(jié)構(gòu)和工作原理動畫演示(一)

存儲矩陣由存儲單元按字(Word)和位(Bit)構(gòu)成的距陣

由存儲距陣、地址譯碼器(和讀出電路)組成44存儲矩陣結(jié)構(gòu)示意圖

W3W2W1W0D3D2D1D0字線位線字線與位線的交叉點即為存儲單元。每個存儲單元可以存儲1位二進制數(shù)。交叉處的圓點“”表示存儲“1”；交叉處無圓點表示存儲“0”。當(dāng)某字線被選中時，相應(yīng)存儲單元數(shù)據(jù)從位線D3~D0輸出。

單擊鼠標請看演示

10111011從位線輸出的每組二進制代碼稱為一個字。一個字中含有的存儲單元數(shù)稱為字長，即字長=位數(shù)。W31.存儲矩陣的結(jié)構(gòu)與工作原理

2.存儲容量及其表示用“M”表示“1024K”，即1M=1024K=210K=220。2.存儲容量及其表示

指存儲器中存儲單元的數(shù)量例如，一個328的ROM，表示它有32個字，

字長為8位，存儲容量是328=256。

對于大容量的ROM

常用“K”表示“1024”，即1K=1024=210；例如，一個64K8的ROM，表示它有64K個字，

字長為8位，存儲容量是64K8=512K。

一般用“字數(shù)字長(即位數(shù))”表示(2)PROM的存儲單元結(jié)構(gòu)

PROM出廠時，全部熔絲都連通，存儲單元的內(nèi)容為

全1(或全0)。用戶可借助編程工具將某些單元改寫為0

(或1),這只要將需儲0(或1)單元的熔絲燒斷即可。熔絲燒斷后不可恢復(fù)，因此PROM只能一次編程。

二極管ROM

TTL-ROM

MOS-ROM

Wi

Dj

Wi

Dj

VCC

Wi

Dj

+VDD

1熔絲熔絲熔絲(3)可擦除PROM的存儲單元結(jié)構(gòu)

EPROM利用編程器寫入數(shù)據(jù)，用紫外線擦除數(shù)據(jù)。其集成芯片上有一個石英窗口供紫外線擦除之用。芯片寫入數(shù)據(jù)后，必須用不透光膠紙將石英窗口密封，以免破壞芯片內(nèi)信息。E2PROM可以電擦除數(shù)據(jù)，并且能擦除與寫入一次完成，性能更優(yōu)越。用一個特殊的浮柵MOS管替代熔絲。剛才介紹了ROM中的存儲距陣，下面將學(xué)習(xí)ROM中的地址譯碼器。(二)地址譯碼器(二)

地址譯碼器（P264）從ROM中讀出哪個字由地址碼決定。地址譯碼器的作用是：根據(jù)輸入地址碼選中相應(yīng)的字線，使該字內(nèi)容通過位線輸出。例如，某ROM有4位地址碼，則可選擇24=16個字。

設(shè)輸入地址碼為1010，則字線W10被選中，該

字內(nèi)容通過位線輸出。存儲矩陣中存儲單元的編址方式單譯碼編址方式雙譯碼編址方式適用于小容量存儲器。適用于大容量存儲器。A5≈A7≈行地址譯碼器W0W1W15W31W16W17A0A1A3W255W240W241X0X1X15A4≈………雙地址譯碼方式256字存儲器的結(jié)構(gòu)圖A2列

地

址

譯

碼

器A6Y1Y15Y0又稱雙譯碼編址方式或雙地址尋址方式地址碼分成行地址碼和列地址碼兩組2.雙地址譯碼方式基本單元

為字單元例如當(dāng)

A7~A0=00001111時，X15和Y0地址線均

為高電平，字W15被選中，其存儲內(nèi)容被讀出。若采用單地址譯碼方式，則需256根內(nèi)部地址線。256字存儲器需要8根地址線，分為A7~A4和A3~A0兩組。A3~A0送入行地址譯碼器，產(chǎn)生16根行地址線(Xi)；A7~A4送入列地址譯碼器，產(chǎn)生16根列地址線(Yi)。存儲矩陣中的某個字能否被選中，由行、列地址線共同決定。三、集成EPROM舉例27系列EPROM是最常用的EPROM，型號從2716、2732、2764一直到27C040。存儲容量分別為2K8、4K8一直到512K8。下面以Intel2716為例，介紹其功能及使用方法。VCCIntel2716A8A9VPPOEA10CSD7D6D5D4D3A7A6A5A4A3A2A1A0D0D1D2GND123456789101112242322212019181716151413A10~A0為地址碼輸入端。D7~D0為數(shù)據(jù)線，工作時為數(shù)據(jù)輸出端，編程時為寫入數(shù)據(jù)輸入端。VCC和GND：+5V工作電源和地。VPP為編程高電平輸入端。編程時加+25V

電壓，工作時加+5V

電壓。

(一)引腳圖及其功能CS有兩種功能：

(1)工作時為片選使能端，低電

平有效。CS=0時，芯片被

選中，處于工作狀態(tài)。

(2)編程時為編程脈沖輸入端。OE為允許數(shù)據(jù)輸出端，低電平有效。OE=0時，允許讀出數(shù)據(jù)；OE=1時，不能讀出數(shù)據(jù)。存儲容量為2K字

(3)編程方式：OE=1，在VPP加入25V編程電壓，在地址線上輸入單元地址，數(shù)據(jù)線上輸入要寫入的數(shù)據(jù)后，在CS端送入50ms寬的編程正脈沖，數(shù)據(jù)就被寫入到由地址碼確定的存儲單元中。(4)編程禁止：在編程方式下，如果CS端不送入編程正脈沖，而保持低電平，則芯片不能被編程，此時為編程禁止方式，數(shù)據(jù)端為高阻隔離態(tài)。(5)編程檢驗：當(dāng)VPP=+25V，CS和OE均為有效電平時，送入地址碼，可以讀出相應(yīng)存儲單元中的數(shù)據(jù)，以便檢驗。主要要求：

了解RAM的類型、結(jié)構(gòu)和工作原理。了解RAM和ROM的異同。9.3隨機存取存儲器

一、RAM的結(jié)構(gòu)、類型和工作原理地址譯碼器存儲矩陣讀/寫控制電路2n

mRAM的結(jié)構(gòu)圖

A0A0An-1………I/O0I/O1I/Om-1R/WCSRAM分類靜態(tài)RAM(即StaticRAM，簡稱SRAM)動態(tài)RAM(即DynamicRAM，簡稱DRAM)DRAM存儲單元結(jié)構(gòu)簡單，集成度高，價格便宜，廣泛地用于計算機中，但速度較

慢，且需要刷新及讀出放大器等外圍電路。

DRAM的存儲單元是利用MOS管具有極高的輸入電阻，在柵極電容上可暫存電荷的特點來存儲信息的。由于柵極電容存在漏電，因此工作時需要周期性地對存儲數(shù)據(jù)進行刷新。SRAM存儲單元結(jié)構(gòu)較復(fù)雜，集成度較低，但速度快。

二、集成RAM舉例A0~A9為地址碼輸入端。

4個I/O腳為雙向數(shù)據(jù)線，用于讀出或?qū)懭霐?shù)據(jù)。VDD接+5V。R/W為讀/寫控制端。當(dāng)R/W=1時，從I/O線讀出數(shù)據(jù)；當(dāng)R/W=0時，將從I/O線輸入的數(shù)據(jù)寫入RAM。VDDIntel2114A7A8A9I/OI/OI/OI/OR/WA6A5A4A3A0A1A2CSGND1234567891817161514131211101K4位SRAMIntel2114引腳圖信號與TTL電平兼容。CS為片選控制端，低電平有效。CS=1時，讀/寫控制電路處于禁止狀態(tài)，不能對芯片進行讀/寫操作。當(dāng)CS=0時，允許芯片讀/寫操作。存儲矩陣有1K個字，每個字4位。1K=1024=210，故需10根地址輸入線。主要要求：

了解可編程邏輯器件的基本結(jié)構(gòu)與類型。9.2可編程邏輯器件簡介二、可編程邏輯器件的基本結(jié)構(gòu)PLD的基本結(jié)構(gòu)圖輸入電路與陣列輸出電路或陣列輸入項乘積項或項輸入輸出二、可編程邏輯器件的基本結(jié)構(gòu)輸入緩沖電路用以產(chǎn)生輸入變量的原變量和反變量，并提供足夠的驅(qū)動能力。

輸入緩沖電路

(a)一般畫法(b)PLD中的習(xí)慣畫法(a)(b)AAAAAA由多個多輸入與門組成，用以產(chǎn)生輸入變量的各乘積項。例如

CABCCABBAW7=ABCABCW0=與陣列PLD的基本結(jié)構(gòu)圖輸入電路與陣列輸出電路或陣列輸入項乘積項或項輸入輸出二、可編程邏輯器件的基本結(jié)構(gòu)PLD器件中連接的習(xí)慣畫法固定連接可編程連接斷開連接PLD中與門和或門的習(xí)慣畫法(a)(b)YCABCBAACBYYYCBA≥1由圖可得Y1=ABC+ABC+ABCY2=ABC+ABCY3=ABC+ABC例如

ABC●●●Y3Y2Y1●●●●●●●●●●●●●與陣列或陣列PLD的基本結(jié)構(gòu)圖輸入電路與陣列輸出電路或陣列輸入項乘積項或項輸入輸出由多個多輸入或門組成，用以產(chǎn)生或項，即將輸入的某些乘積項相加。二、可編程邏輯器件的基本結(jié)構(gòu)

由PLD結(jié)構(gòu)可知，從輸出端可得到輸入變量的乘積項之和，因此可實現(xiàn)任何組合邏輯函數(shù)。再配以觸發(fā)器，就可實現(xiàn)時序邏輯函數(shù)。PLD的基本結(jié)構(gòu)圖輸入電路與陣列輸出電路或陣列輸入項乘積項或項輸入輸出PLD的輸出回路因器件的不同而有所不同，但總體可分為固定輸出和可組態(tài)輸出兩大類。二、可編程邏輯器件的基本結(jié)構(gòu)

(一)按可編程部位分類類型與陣列或陣列輸出電路PROM(即可編程ROM)固定可編程固定PLA(即ProgrammableLogicArray，可編程邏輯陣列)可編程可編程固定PAL(即ProgrammableArrayLogic，可編程陣列邏輯)可編程固定固定GAL(即GeneticArrayLogic，通用陣列邏輯)可編程固定可組態(tài)

PROM、PAL和GAL只有一種陣列可編程，稱為半場可編程邏輯器件，PLA的與陣列和或陣列均可編程，稱為全場可編程邏輯器件。三、可編程邏輯器件的類型目前多用GAL。因為GAL可重復(fù)編程、工作速度高、價格低、具有強大的編程工具和軟件支撐，并且用可編程的輸出邏輯宏單元取代了固定輸出電路，因而功能更強。通常簡稱HDPLD陣列型HDPLD主要優(yōu)點：速度快，實現(xiàn)數(shù)據(jù)處理能力強；FPGA主要優(yōu)點：容量大，實現(xiàn)邏輯控制的能力強。低密度PLD高密度PLD(即HighDensityPLD，簡稱HDPLD)陣列型HDPLD

現(xiàn)場可編程門陣列HDPLD

集成度>1000門的PLD稱為HDPLD

(二)按集成密度分類FieldProgrammableGate

Array，簡稱FPGA。PROM、PLA、PAL和GAL均屬低密度PLD。ISP器件由于密度和性能持續(xù)提高，價格持續(xù)降低，開發(fā)工具不斷完善，因此正得到越來越廣泛的應(yīng)用。在系統(tǒng)可編程邏輯器件普通PLD普通PLD需要使用編程器進行編程，

而ISP器件不需要編程器。

(三)按編程方式分類即In-SystemProgrammablePLD

(簡稱ispPLD)半導(dǎo)體存儲器由許多存儲單元組成，每個存儲單元可存儲一位二進制數(shù)。根據(jù)存取功能的不同，半導(dǎo)體存儲器分為只讀存儲器(ROM)和