chapter5存儲(chǔ)器原理與擴(kuò)展(ZQL)課件

微機(jī)原理與嵌入式系統(tǒng)基礎(chǔ)QQ:646938309Email:2/6/20231第5章

存儲(chǔ)器原理與擴(kuò)展2/6/20232西安郵電學(xué)院計(jì)算機(jī)學(xué)院教學(xué)內(nèi)容

本章在簡(jiǎn)要介紹半導(dǎo)體存儲(chǔ)器的分類(lèi)和基本存儲(chǔ)元電路的基礎(chǔ)上，重點(diǎn)介紹了常用的幾種典型存儲(chǔ)器芯片及其與CPU之間的連接與擴(kuò)展問(wèn)題，并簡(jiǎn)要介紹了目前常用的幾種存儲(chǔ)器器件。具體內(nèi)容如下： 1、半導(dǎo)體存儲(chǔ)器的分類(lèi)

2、隨機(jī)讀寫(xiě)存儲(chǔ)器---RAM 3、只讀存儲(chǔ)器----ROM、Flash 4、存儲(chǔ)器與CPU的連接 5、存儲(chǔ)器器件簡(jiǎn)介2/6/20233西安郵電學(xué)院計(jì)算機(jī)學(xué)院第五章存儲(chǔ)器原理與擴(kuò)展5.1概述5.2隨機(jī)存儲(chǔ)器（了解）5.3只讀存儲(chǔ)器（了解）5.4Flash存儲(chǔ)器（了解）5.5存儲(chǔ)器的擴(kuò)展（掌握）5.6存儲(chǔ)器與CPU連接（掌握）2/6/20235西安郵電學(xué)院計(jì)算機(jī)學(xué)院第五章存儲(chǔ)器原理與擴(kuò)展5.1概述5.2隨機(jī)存儲(chǔ)器（了解）5.3只讀存儲(chǔ)器（了解）5.4Flash存儲(chǔ)器（了解）5.5存儲(chǔ)器的擴(kuò)展（掌握）5.6存儲(chǔ)器與CPU連接（掌握）2/6/20236西安郵電學(xué)院計(jì)算機(jī)學(xué)院5.1概述（了解）存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的主要組成部件，是計(jì)算機(jī)記憶設(shè)備，用來(lái)存放程序和數(shù)據(jù)信息。存儲(chǔ)器主要采用磁性材料、半導(dǎo)體器件和光學(xué)存儲(chǔ)材料等介質(zhì)來(lái)實(shí)現(xiàn)。根據(jù)存儲(chǔ)器的存儲(chǔ)材料、性能和用途不同，存儲(chǔ)器可有多種不同的分類(lèi)方法。2/6/20237西安郵電學(xué)院計(jì)算機(jī)學(xué)院（3）根據(jù)處理器所訪問(wèn)的方式可分為：內(nèi)存儲(chǔ)器：存放CPU要執(zhí)行的程序和數(shù)據(jù)，CPU可對(duì)其直接訪問(wèn)。高速緩沖存儲(chǔ)器：提高CPU訪問(wèn)內(nèi)存的速度，CPU可對(duì)其直接訪問(wèn)。外存儲(chǔ)器：保存計(jì)算機(jī)系統(tǒng)的信息和數(shù)據(jù)，CPU不能直接訪問(wèn)。圖5.1計(jì)算機(jī)系統(tǒng)的三級(jí)存儲(chǔ)結(jié)構(gòu)圖2/6/20239西安郵電學(xué)院計(jì)算機(jī)學(xué)院5.1.1半導(dǎo)體存儲(chǔ)器的分類(lèi)半導(dǎo)體存儲(chǔ)器主要采用MOS型工藝制造，MOS型存儲(chǔ)器具有集成度高、功耗低、價(jià)格便宜等特點(diǎn)，適合用作計(jì)算機(jī)內(nèi)存等。半導(dǎo)體存儲(chǔ)器根據(jù)保存信息的原理不同可分為：隨機(jī)讀寫(xiě)存儲(chǔ)器RAM只讀存儲(chǔ)器ROM閃速存儲(chǔ)器FlashMemory2/6/202310西安郵電學(xué)院計(jì)算機(jī)學(xué)院圖5.2半導(dǎo)體存儲(chǔ)器的分類(lèi)2/6/202311西安郵電學(xué)院計(jì)算機(jī)學(xué)院圖5.3存儲(chǔ)器的名詞含義示意圖2/6/202313西安郵電學(xué)院計(jì)算機(jī)學(xué)院5.1.3半導(dǎo)體存儲(chǔ)器的主要性能指標(biāo)

存儲(chǔ)容量存儲(chǔ)器所能記憶二進(jìn)制信息位的數(shù)量。

存取速度（周期）存取周期是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間，用 來(lái)衡量存儲(chǔ)器的存取速度。

存儲(chǔ)器功耗存儲(chǔ)器功耗是指它在正常工作時(shí)所消耗的電功率。

可靠性和工作壽命可靠性一般指存儲(chǔ)器對(duì)外界電磁場(chǎng)及溫度等變化的抗干擾能力。存儲(chǔ)器的可靠性用平均無(wú)故障間隔時(shí)間MTBF來(lái)衡量。

集成度指在一塊芯片上能夠集成的晶體管數(shù)目。

性能/價(jià)格比2/6/202314西安郵電學(xué)院計(jì)算機(jī)學(xué)院第五章存儲(chǔ)器原理與擴(kuò)展5.1概述5.2隨機(jī)存儲(chǔ)器（了解）5.3只讀存儲(chǔ)器（了解）5.4Flash存儲(chǔ)器（了解）5.5存儲(chǔ)器的擴(kuò)展（掌握）5.6存儲(chǔ)器與CPU連接（掌握）2/6/202315西安郵電學(xué)院計(jì)算機(jī)學(xué)院5.2.1靜態(tài)存儲(chǔ)器

1.

SRAM基本存儲(chǔ)元

存儲(chǔ)元是組成存儲(chǔ)器的基礎(chǔ)和核心，它用來(lái)存儲(chǔ)一位二進(jìn)制信息“0”或“1”。圖5.4所示是用六個(gè)MOS管構(gòu)成的SRAM存儲(chǔ)元的電路結(jié)構(gòu)示意圖。該存儲(chǔ)元是由兩個(gè)MOS反相器交叉耦合而成的觸發(fā)器，一個(gè)存儲(chǔ)元存儲(chǔ)一位二進(jìn)制代碼。這種電路結(jié)構(gòu)狀態(tài)穩(wěn)定，并且A，B兩點(diǎn)的電位總是互為相反的，因此它能表示一位二進(jìn)制的“0”或“1”。下面我們?cè)敿?xì)分析說(shuō)明該存儲(chǔ)元的工作原理和讀寫(xiě)操作過(guò)程。2/6/202317西安郵電學(xué)院計(jì)算機(jī)學(xué)院圖5.4六個(gè)MOS管的基本存儲(chǔ)元電路結(jié)構(gòu)示意圖2/6/202318西安郵電學(xué)院計(jì)算機(jī)學(xué)院（1）圖中虛線內(nèi)表示靜態(tài)SRAM的一個(gè)存儲(chǔ)元電路由6個(gè)MOS管構(gòu)成。T1和T2為工作管，T3和T4為負(fù)載管，T5和T6為開(kāi)關(guān)管。（2）X地址譯碼線和Y地址譯碼線兩個(gè)信號(hào)線同時(shí)有效時(shí)，該存儲(chǔ)元被選中進(jìn)行讀/寫(xiě)。T7和T8為開(kāi)關(guān)管，控制數(shù)據(jù)位的導(dǎo)通（讀/寫(xiě)）。（3）在上電瞬間，T3和T4管導(dǎo)通，使得A和B兩點(diǎn)電壓上升。由于A和B兩點(diǎn)電壓上升快慢不同，當(dāng)A點(diǎn)電壓上升較快時(shí)，T2管較早導(dǎo)通，使得B點(diǎn)處于低電平，導(dǎo)致T1管截止，A點(diǎn)處于高電平，使得T2管更加導(dǎo)通，從而形成一個(gè)A點(diǎn)高電平、B點(diǎn)低電平的穩(wěn)定工作狀態(tài)；反之依然。（4）這種電路有兩個(gè)穩(wěn)定狀態(tài)，并且，A和B兩點(diǎn)電平總是互為相反的。所以，可用A點(diǎn)電平的高或低來(lái)表示“1”或“0”信息，即存放一個(gè)穩(wěn)定的二進(jìn)制信息值。（5）當(dāng)進(jìn)行讀/寫(xiě)操作時(shí)，X地址譯碼線和Y地址譯碼線兩個(gè)信號(hào)線同時(shí)有效，導(dǎo)致T5、T6、T7、T8開(kāi)關(guān)管全部導(dǎo)通，A和B兩點(diǎn)通過(guò)分別連接的位線D和/D，從而使兩點(diǎn)的存放信息被分別讀出到I/O和/I/O線上（或反過(guò)來(lái)寫(xiě)入），實(shí)現(xiàn)該存儲(chǔ)元的信息值讀/寫(xiě)操作。讀出信息后，原存放信息不會(huì)被改變。（6）靜態(tài)RAM的基本存儲(chǔ)元電路中MOS管數(shù)目比較多，故集成度較低。此外，T1和T2管始終有一個(gè)處于導(dǎo)通狀態(tài)，使得靜態(tài)RAM的功耗比較大。但是靜態(tài)RAM存放的信息穩(wěn)定，不需要刷新電路，所以存儲(chǔ)器外圍電路比較簡(jiǎn)單。2/6/202319西安郵電學(xué)院計(jì)算機(jī)學(xué)院

存儲(chǔ)矩陣

存儲(chǔ)信息的載體，由基本存儲(chǔ)元構(gòu)成。

存儲(chǔ)器讀/寫(xiě)控制邏輯

對(duì)CPU發(fā)來(lái)的存儲(chǔ)器訪問(wèn)控制信號(hào)譯碼，控制存儲(chǔ)器進(jìn)行相應(yīng)的操作。

雙向數(shù)據(jù)緩沖器

存儲(chǔ)器數(shù)據(jù)的輸入和輸出通道。

地址譯碼器

用于選擇存儲(chǔ)矩陣中的存儲(chǔ)單元。2/6/202321西安郵電學(xué)院計(jì)算機(jī)學(xué)院圖5.6單譯碼的電路連接示意圖圖5.7雙譯碼的電路連接結(jié)構(gòu)示意圖單譯碼方式：適合于存儲(chǔ)單元數(shù)目較少的存儲(chǔ)矩陣使用；

雙譯碼方式：X和Y兩個(gè)譯碼器，即將輸入地址線分成X地址和Y地址兩部分分別進(jìn)行譯碼。節(jié)省譯碼器的輸出線，適合于存儲(chǔ)單元數(shù)目很多的存儲(chǔ)矩陣使用。2/6/202322西安郵電學(xué)院計(jì)算機(jī)學(xué)院128選1譯碼器2/6/202323西安郵電學(xué)院計(jì)算機(jī)學(xué)院3.靜態(tài)RAM的讀寫(xiě)時(shí)序靜態(tài)RAM通常可與CPU直接連接，作為內(nèi)存使用。圖5.8SRAM的讀操作時(shí)序圖圖5.9SRAM的寫(xiě)操作時(shí)序圖2/6/202325西安郵電學(xué)院計(jì)算機(jī)學(xué)院4.靜態(tài)RAM芯片介紹常用的6264芯片是高速SRAM芯片，它采用雙列直插式（DIP）封裝，共有28個(gè)引腳，各引腳功能說(shuō)明如下：

A12~A0：13根地址線；

D7~D0

：8根數(shù)據(jù)線；

CS1，/CS2：2根片選線；

/WE：1根讀寫(xiě)線；

/OE：1根輸出使能線；

Vcc和Gnd

：電源和地線；2/6/202326西安郵電學(xué)院計(jì)算機(jī)學(xué)院表5.16264芯片的工作方式選擇。工作方式CS2/CS1/OE/WED7~D0讀1001輸出寫(xiě)10x0輸入未選通x1xx高阻未選通0xxx高阻注：“x”表示可以是“0”或“1”圖5.116264芯片的邏輯電路示意圖2/6/202327西安郵電學(xué)院計(jì)算機(jī)學(xué)院圖5.12四管動(dòng)態(tài)RAM基本存儲(chǔ)元不講解！2/6/202329西安郵電學(xué)院計(jì)算機(jī)學(xué)院DRAM的刷新是在位線上增加一個(gè)預(yù)充MOS管來(lái)自動(dòng)刷新所存儲(chǔ)的信息值。刷新過(guò)程如下：(1)、預(yù)充MOS管導(dǎo)通，電源ED給數(shù)據(jù)線上的電容CD進(jìn)行充電后，預(yù)充管截止。(2)、行選擇線有效，讓T5和T6兩個(gè)開(kāi)關(guān)管導(dǎo)通，然后，數(shù)據(jù)線上的電容CD給柵極電容C1或C2補(bǔ)充電荷。(3)、行選擇線無(wú)效，刷新結(jié)束。通過(guò)上述刷新步驟可以看出，每次只是行選擇線有效，而列選擇線無(wú)效。所以，存儲(chǔ)器刷新采用讀操作方式進(jìn)行，每次可刷新所選擇行上的所有存儲(chǔ)元的內(nèi)容。不講解！2/6/202330西安郵電學(xué)院計(jì)算機(jī)學(xué)院2.單管動(dòng)態(tài)存儲(chǔ)元圖5.13單管動(dòng)態(tài)RAM基本存儲(chǔ)元為了更進(jìn)一步縮小存儲(chǔ)器的體積，提高單片存儲(chǔ)器的集成度，DRAM一般采用單管動(dòng)態(tài)基本存儲(chǔ)元電路來(lái)實(shí)現(xiàn)。單管動(dòng)態(tài)RAM基本存儲(chǔ)元電路由一個(gè)電容和一個(gè)MOS管構(gòu)成。不講解！2/6/202331西安郵電學(xué)院計(jì)算機(jī)學(xué)院名稱(chēng)優(yōu)點(diǎn)缺點(diǎn)四管存儲(chǔ)元電路外圍電路比較簡(jiǎn)單，刷新時(shí)不需要另加外部邏輯管子多，占用的芯片面積大單管存儲(chǔ)元電路元件數(shù)量少，集成度高需要有高鑒別能力的讀出放大器配合工作，外圍電路比較復(fù)雜單管存儲(chǔ)元電路和四管存儲(chǔ)元電路對(duì)比不講解！2/6/202332西安郵電學(xué)院計(jì)算機(jī)學(xué)院3.動(dòng)態(tài)RAM芯片介紹2164是動(dòng)態(tài)存儲(chǔ)器DRAM芯片，它采用雙列直插式封裝，共有16個(gè)引腳，工作電源+5V，各引腳功能說(shuō)明如下：A7~A0：8根地址線；Din，Dout：輸入和輸出數(shù)據(jù)線；/RAS：1根行地址選擇線；/CAS：1根列地址選擇線；/WE：1根寫(xiě)信號(hào)線；VDD，Vss：電源和地線；NC：無(wú)用線。圖5.142164芯片的引腳分配圖不講解！2/6/202333西安郵電學(xué)院計(jì)算機(jī)學(xué)院4.DRAM與CPU的連接DRAM集成度很高，但需硬件刷新電路支持工作。圖5.16為DRAM與CPU的連接邏輯框圖。圖中的虛線框內(nèi)稱(chēng)之為DRAM控制器。它是CPU與DRAM中間的接口電路，即將CPU的信號(hào)變換成適合DRAM的連接信號(hào)。CPU借助這個(gè)DRAM控制器，可把DRAM看做像SRAM一樣去使用。圖5.16DRAM與CPU的連接邏輯框圖2/6/202334西安郵電學(xué)院計(jì)算機(jī)學(xué)院5.動(dòng)態(tài)RAM的讀寫(xiě)時(shí)序圖5.17DRAM的讀操作時(shí)序圖圖5.17DRAM的讀操作時(shí)序圖2/6/202335西安郵電學(xué)院計(jì)算機(jī)學(xué)院第五章存儲(chǔ)器原理與擴(kuò)展5.1概述5.2隨機(jī)存儲(chǔ)器（了解）5.3只讀存儲(chǔ)器（了解）5.4Flash存儲(chǔ)器（了解）5.5存儲(chǔ)器的擴(kuò)展（掌握）5.6存儲(chǔ)器與CPU連接（掌握）2/6/202336西安郵電學(xué)院計(jì)算機(jī)學(xué)院5.3只讀存儲(chǔ)器（了解）ROM的分類(lèi)只讀存儲(chǔ)器簡(jiǎn)稱(chēng)ROM，它只能讀出，不能寫(xiě)入。它的最大優(yōu)點(diǎn)是具有不易失性。根據(jù)編程方式不同，ROM通常分為三類(lèi)：

掩模式ROM：又稱(chēng)maskROM一次編程ROM：又稱(chēng)PROM多次編程ROM：又稱(chēng)EPROM,EEPROM2/6/202337西安郵電學(xué)院計(jì)算機(jī)學(xué)院5.3.1掩膜式ROMMaskROM是生產(chǎn)廠家按用戶定制的要求，在芯片的生產(chǎn)過(guò)程中寫(xiě)入固定信息值，因而使用時(shí)只可讀出，不能修改。MaskROM的優(yōu)點(diǎn)是可靠性高，集成度高，批量生產(chǎn)成本低，適宜于大批量的定型專(zhuān)用產(chǎn)品。缺點(diǎn)是不可重寫(xiě)，不適用于需要多次修改的研究開(kāi)發(fā)過(guò)程。2/6/202338西安郵電學(xué)院計(jì)算機(jī)學(xué)院5.3.2一次編程式ROM一次編程式只讀存儲(chǔ)器PROM出廠時(shí)所有存儲(chǔ)單元內(nèi)容全為“1”或“0”，用戶可用專(zhuān)用的PROM編程器將信息寫(xiě)入。這種寫(xiě)入是破壞性的，也就是說(shuō)只能進(jìn)行一次編程，無(wú)法進(jìn)行更改。根據(jù)編程原理PROM可分為兩種結(jié)構(gòu)類(lèi)型：一種是熔絲燒斷型一種是PN結(jié)擊穿型由于PROM可靠性差，加上只能一次性編程，所以產(chǎn)品已經(jīng)淘汰。2/6/202339西安郵電學(xué)院計(jì)算機(jī)學(xué)院5.3.3多次編程式ROMPROM雖然可供用戶進(jìn)行一次編程，但仍有局限性。為了便于研究工作，實(shí)驗(yàn)各種ROM程序方案，可擦除、可多次編程式ROM在實(shí)際中得到了廣泛應(yīng)用。這種存儲(chǔ)器利用專(zhuān)用的編程器進(jìn)行信息擦除和信息再寫(xiě)入，寫(xiě)入信息后的芯片便可作為只讀存儲(chǔ)器來(lái)使用。目前，根據(jù)擦除芯片內(nèi)信息的方式不同，可擦除、可多次編程式ROM分為兩種類(lèi)型：紫外線擦除方式、可多次編程式，即EPROM電擦除方式、可多次編程式，即EEPROM2/6/202340西安郵電學(xué)院計(jì)算機(jī)學(xué)院1.EPROM存儲(chǔ)器圖5.19為一個(gè)P溝道實(shí)現(xiàn)的EPROM的基本存儲(chǔ)元物理構(gòu)造示意圖。它是在N型基體片上生長(zhǎng)了兩個(gè)高濃度的P型區(qū)，通過(guò)歐姆接觸，分別引出源極(S)和漏極(D)。在S極和D極之間，有一個(gè)多晶硅做的柵極，它的周?chē)欢趸杞^緣物所包圍，柵極是浮空的。這樣的管子制造好時(shí)，多晶硅柵極上沒(méi)有電荷，所以D極和S極之間是不導(dǎo)通的。圖5.19EPROM的基本存儲(chǔ)元物理構(gòu)造示意圖圖5.20EPROM基本存儲(chǔ)元電路結(jié)構(gòu)示意圖不講解！2/6/202341西安郵電學(xué)院計(jì)算機(jī)學(xué)院由這種EPROM做成的存儲(chǔ)器芯片，在封裝上與一般集成電路不同，其頂部中間部分有一個(gè)石英玻璃窗口，用于對(duì)存儲(chǔ)器的擦除操作。當(dāng)用紫外線近距離直射窗口大約20分鐘時(shí)，電路中的浮空多晶硅柵極上的積聚電子全部形成光電流泄漏掉，D極和S極之間不再導(dǎo)通，即讀出值為“1”，恢復(fù)到初始狀態(tài)。存放用戶信息的EPROM存儲(chǔ)器為了防止因光線長(zhǎng)期照射而引起的信息破壞，需用遮光膠紙貼于石英窗口上。一個(gè)EPROM的封裝外形如圖5.21(a)所示。圖5.21Intel2764芯片的封裝外形圖不講解！2/6/202342西安郵電學(xué)院計(jì)算機(jī)學(xué)院2.EEPROM存儲(chǔ)器介紹EEPROM是一種采用金屬氮氧化硅工藝生產(chǎn)的可電擦除，可再編程的只讀存儲(chǔ)器，具有在線（或稱(chēng)在系統(tǒng)，即不用從電路板上拔出來(lái)）對(duì)單個(gè)存儲(chǔ)單元電擦除和再編程的能力。擦除時(shí)只需加高電壓對(duì)指定單元產(chǎn)生電流，形成“電子隧道”，即可將該單元信息擦除，其他未通電流的單元內(nèi)容保持不變。不講解！2/6/202343西安郵電學(xué)院計(jì)算機(jī)學(xué)院第五章存儲(chǔ)器原理與擴(kuò)展5.1概述5.2隨機(jī)存儲(chǔ)器（了解）5.3只讀存儲(chǔ)器（了解）5.4Flash存儲(chǔ)器（了解）5.5存儲(chǔ)器的擴(kuò)展（掌握）5.6存儲(chǔ)器與CPU連接（掌握）2/6/202344西安郵電學(xué)院計(jì)算機(jī)學(xué)院5.4Flash存儲(chǔ)器閃速存儲(chǔ)器又稱(chēng)Flash存儲(chǔ)器，它是一種非易失性存儲(chǔ)器（Non-VolatileMemory，NVM），是在EPROM與EEPROM基礎(chǔ)上發(fā)展起來(lái)的。Flash存儲(chǔ)器集其它類(lèi)非易失性存儲(chǔ)器的特點(diǎn)于一身。與EPROM相比較，閃速存儲(chǔ)器具有明顯的優(yōu)勢(shì)——在系統(tǒng)中可電擦除和可重復(fù)編程，而不需要特殊的高電壓；與EEPROM相比較，閃速存儲(chǔ)器具有編程速度快，成本低、密度大的特點(diǎn)。Flash存儲(chǔ)器以其集成度高、制造成本低、使用方便等諸多優(yōu)點(diǎn)廣泛地應(yīng)用于辦公設(shè)備、通信設(shè)備、醫(yī)療設(shè)備、家用電器等領(lǐng)域。不講解！2/6/202345西安郵電學(xué)院計(jì)算機(jī)學(xué)院5.4.1Flash存儲(chǔ)器類(lèi)型及特點(diǎn)1.Flash存儲(chǔ)器的類(lèi)型Flash存儲(chǔ)器有多種實(shí)現(xiàn)技術(shù)，目前主要有兩種技術(shù)類(lèi)型：

NOR型Flash存儲(chǔ)器

NAND型Flash存儲(chǔ)器2/6/202346西安郵電學(xué)院計(jì)算機(jī)學(xué)院2.基本工作原理兩種類(lèi)型的Flash存儲(chǔ)器都是用三端器件作為存儲(chǔ)單元，分別為源極、漏極和柵極。它們與場(chǎng)效應(yīng)管的工作原理相同，主要是利用電場(chǎng)效應(yīng)來(lái)控制源極與漏極之間的通與斷。不同點(diǎn)是，場(chǎng)效應(yīng)管為單柵極結(jié)構(gòu)，而Flash為雙柵極結(jié)構(gòu)，即在柵極與硅襯底之間增加了一個(gè)浮置柵極。浮置柵極是由氮化物夾在兩層二氧化硅材料之間構(gòu)成，圖5.22所示為Flash存儲(chǔ)器的基本存儲(chǔ)元物理構(gòu)造示意圖不講解！2/6/202347西安郵電學(xué)院計(jì)算機(jī)學(xué)院圖5.22Flash存儲(chǔ)器的存儲(chǔ)元物理構(gòu)造示意圖與場(chǎng)效應(yīng)管一樣，F(xiàn)lash存儲(chǔ)器也是一種電壓控制型器件。NAND型Flash存儲(chǔ)器內(nèi)容的擦除和寫(xiě)入均是基于隧道效應(yīng)。圖5.22中，電流穿過(guò)N型基體與浮置柵極之間的SiO2絕緣層，對(duì)浮置柵極進(jìn)行充電，則完成數(shù)據(jù)寫(xiě)操作。相反，浮置柵極進(jìn)行放電，則實(shí)現(xiàn)數(shù)據(jù)擦除操作。同理，NOR型Flash存儲(chǔ)器數(shù)據(jù)的擦除也是通過(guò)浮置柵極的放電操作實(shí)現(xiàn)。但NOR型Flash存儲(chǔ)器在寫(xiě)入數(shù)據(jù)時(shí)則是采用熱電子注入方式，即電流從浮置柵極到源極。不講解！2/6/202348西安郵電學(xué)院計(jì)算機(jī)學(xué)院3.NOR型Flash存儲(chǔ)器的特點(diǎn)

以Intel和AMD為代表的NOR型Flash存儲(chǔ)器是最早出現(xiàn)的一類(lèi)，具有以下特點(diǎn)：程序和數(shù)據(jù)可存放在一塊芯片上，擁有獨(dú)立的數(shù)據(jù)總線和地址總線，能快速隨機(jī)讀取，允許系統(tǒng)直接從Flash中讀取代碼執(zhí)行?？梢詥巫止?jié)或單字編程，但不能單字節(jié)擦除，必須以塊為單位或?qū)φ瑘?zhí)行擦除操作，NOR技術(shù)的Flash存儲(chǔ)器的擦除和編程速度較慢。4.NAND型Flash存儲(chǔ)器的特點(diǎn)以三星和東芝為代表的NAND型Flash存儲(chǔ)器，有以下特點(diǎn)：以頁(yè)為單位進(jìn)行讀和編程操作，以塊為單位進(jìn)行擦除操作，具有快編程和快擦除功能，塊擦除時(shí)間是2ms，而NOR技術(shù)的塊擦除時(shí)間達(dá)幾百ms。數(shù)據(jù)、地址采用同一總線，實(shí)現(xiàn)串行讀取。隨機(jī)讀取速度相對(duì)比較慢，且不能按字節(jié)隨機(jī)編程。適合于純數(shù)據(jù)和文件存儲(chǔ)。芯片尺寸小，引腳少，是位成本（bitcost）最低的固態(tài)存儲(chǔ)器。芯片包含有失效塊，失效塊不會(huì)影響有效塊的性能，但需要屏蔽。不講解！2/6/202349西安郵電學(xué)院計(jì)算機(jī)學(xué)院5.4.2Flash芯片介紹1.SST39VF160芯片2.FlashK9F2808U0C芯片SST39VF160是SST公司的CMOS多功能Flash存儲(chǔ)器，由SST特有的高性能SuperFlash技術(shù)制造而成。具有固定的擦除和編程時(shí)間，存儲(chǔ)容量為1M×16位，工作電壓為2.7V～3.6V，擦除/編程壽命10萬(wàn)次。該芯片屬于NOR型Flash存儲(chǔ)器，具有SRAM接口，采用48腳TSOP封裝。K9F2808U0C是三星公司生產(chǎn)的NAND型Flash存儲(chǔ)器，存儲(chǔ)容量為16M×8位，工作電壓為2.7V～3.6V。528字節(jié)的頁(yè)編程時(shí)間為200us，16K字節(jié)的塊擦除時(shí)間為2ms，頁(yè)面的數(shù)據(jù)以每字50ns的速度被讀出。數(shù)據(jù)輸入/輸出、地址輸入和操作指令輸入均是通過(guò)共用的8位I/O總線完成，所以NAND型Flash存儲(chǔ)器的操作比較復(fù)雜。芯片內(nèi)寫(xiě)控制自動(dòng)實(shí)現(xiàn)所有編程和擦除功能，擦除/編程壽命10萬(wàn)次。不講解！2/6/202350西安郵電學(xué)院計(jì)算機(jī)學(xué)院第五章存儲(chǔ)器原理與擴(kuò)展5.1概述5.2隨機(jī)存儲(chǔ)器（了解）5.3只讀存儲(chǔ)器（了解）5.4Flash存儲(chǔ)器（了解）5.5存儲(chǔ)器的擴(kuò)展（掌握）5.6存儲(chǔ)器與CPU連接（掌握）2/6/202351西安郵電學(xué)院計(jì)算機(jī)學(xué)院5.5存儲(chǔ)器擴(kuò)展存儲(chǔ)器芯片的存儲(chǔ)容量都是有限的，要構(gòu)成所需容量的存儲(chǔ)器，往往單個(gè)芯片不能滿足存儲(chǔ)單元數(shù)目或字長(zhǎng)的需求，甚至存儲(chǔ)單元和字長(zhǎng)數(shù)都不能滿足需求。所以，需要用多個(gè)存儲(chǔ)器芯片進(jìn)行組合來(lái)滿足存儲(chǔ)容量需求。針對(duì)不同容量需求所進(jìn)行的存儲(chǔ)器芯片組合稱(chēng)為存儲(chǔ)器的擴(kuò)展。存儲(chǔ)器芯片的擴(kuò)展方式包括：位擴(kuò)展（橫向擴(kuò)展）字?jǐn)U展（縱向擴(kuò)展）字位同時(shí)擴(kuò)展2/6/202352西安郵電學(xué)院計(jì)算機(jī)學(xué)院5.5.1位擴(kuò)展（字長(zhǎng)方向的擴(kuò)展）

單塊存儲(chǔ)芯片上的存儲(chǔ)單元數(shù)目滿足存儲(chǔ)器需求，而字長(zhǎng)不能滿足需求，需進(jìn)行的存儲(chǔ)器擴(kuò)展稱(chēng)為位擴(kuò)展。例如：已有8K×1的SRAM芯片，需要組成8K×8的存儲(chǔ)器，這里芯片的存儲(chǔ)單元數(shù)目與存儲(chǔ)器需求一致，但字長(zhǎng)不夠，需要進(jìn)行位擴(kuò)展來(lái)實(shí)現(xiàn)。圖5.33所示為8K×1SRAM芯片，采用位擴(kuò)展組成8K×8的存儲(chǔ)器電路連接示意圖。2/6/202353西安郵電學(xué)院計(jì)算機(jī)學(xué)院圖5.33位擴(kuò)展組成的8K×8存儲(chǔ)器電路連接示意圖

由圖看出，位擴(kuò)展方式存儲(chǔ)器的電路連接特點(diǎn)是：所有芯片的地址線和讀/寫(xiě)線都連接到總線的對(duì)應(yīng)位上，所有芯片共用一個(gè)片選信號(hào)，而各芯片的數(shù)據(jù)線需要分別連接到數(shù)據(jù)總線的D7~D0位上。2/6/202354西安郵電學(xué)院計(jì)算機(jī)學(xué)院5.5.2字?jǐn)U展（單元個(gè)數(shù)方向的擴(kuò)展）單塊存儲(chǔ)芯片上的存儲(chǔ)字長(zhǎng)滿足存儲(chǔ)器需求，而存儲(chǔ)單元數(shù)目不能滿足需求，需進(jìn)行的存儲(chǔ)器擴(kuò)展稱(chēng)為字?jǐn)U展，字?jǐn)U展就是存儲(chǔ)單元數(shù)量的擴(kuò)展。圖5.34所示為16K×8SRAM芯片，采用字?jǐn)U展方式，組成64K×8的存儲(chǔ)器電路連接示意圖。由圖看出，字?jǐn)U展方式存儲(chǔ)器的電路連接特點(diǎn)是：所有芯片的數(shù)據(jù)線、地址線和讀/寫(xiě)線都連接到總線的對(duì)應(yīng)位上，而由片選信號(hào)來(lái)指定各片地址范圍。2/6/202355西安郵電學(xué)院計(jì)算機(jī)學(xué)院圖5.34字?jǐn)U展組成的64K×8存儲(chǔ)器電路連接示意圖圖中每個(gè)16K×8位SRAM芯片，都有14位地址線，經(jīng)過(guò)字?jǐn)U展后，組成64K×8位的存儲(chǔ)器，則需要16位地址線。其中，這16位地址線的低14位（A13~A0）直接與各芯片的地址線連接，用于進(jìn)行片內(nèi)尋址。另外的高2位地址線（A15和A14）經(jīng)2—4譯碼器譯出4位片選線，分別與4個(gè)芯片的片選信號(hào)相連接，用來(lái)選定各芯片在整個(gè)存儲(chǔ)空間中所屬的地址范圍。2/6/202356西安郵電學(xué)院計(jì)算機(jī)學(xué)院5.5.3字位同時(shí)擴(kuò)展在實(shí)際應(yīng)用中，單塊存儲(chǔ)芯片上的存儲(chǔ)單元數(shù)目和字長(zhǎng)均不能滿足存儲(chǔ)器需求時(shí)，就需要同時(shí)進(jìn)行位擴(kuò)展和字?jǐn)U展，即字位同時(shí)擴(kuò)展。例，現(xiàn)有1K×4SRAM存儲(chǔ)器芯片，要構(gòu)成某計(jì)算機(jī)存儲(chǔ)系統(tǒng)所需4K×8的存儲(chǔ)器，下面介紹如何通過(guò)1K×4芯片構(gòu)成4K×8的存儲(chǔ)器。單塊1K×4芯片的存儲(chǔ)單元數(shù)目是1K，字長(zhǎng)是4位。所需的存儲(chǔ)器是4K×8。因此，該單塊芯片的存儲(chǔ)單元數(shù)目不滿足要求，需要將存儲(chǔ)單元數(shù)目從1K擴(kuò)展到4K；字長(zhǎng)也不滿足要求，需要將字長(zhǎng)從4位擴(kuò)展到8位。所以，采用1K×4芯片構(gòu)成4K×8的存儲(chǔ)器，需要進(jìn)行字?jǐn)U展和位擴(kuò)展，即字位同時(shí)擴(kuò)展。2/6/202357西安郵電學(xué)院計(jì)算機(jī)學(xué)院圖5.351K×4芯片位擴(kuò)展構(gòu)成1K×8存儲(chǔ)模塊的電路連接示意圖

第一步，先進(jìn)行位擴(kuò)展，由1K×4芯片采用位擴(kuò)展方式構(gòu)成1K×8的存儲(chǔ)模塊。由位擴(kuò)展方式可知，要達(dá)到存儲(chǔ)模塊所需的每個(gè)存儲(chǔ)單元8位，需要使用2塊1K×4芯片來(lái)擴(kuò)展構(gòu)成1K×8的存儲(chǔ)模塊，擴(kuò)展電路連接如圖5.35所示。由圖看出，兩個(gè)單芯片的4位數(shù)據(jù)總線擴(kuò)展后構(gòu)成8位數(shù)據(jù)總線。2/6/202358西安郵電學(xué)院計(jì)算機(jī)學(xué)院圖5.361K×8存儲(chǔ)模塊字?jǐn)U展構(gòu)成4K×8存儲(chǔ)器的電路連接示意圖第二步，再進(jìn)行字?jǐn)U展，由1K×8的存儲(chǔ)模塊采用字?jǐn)U展方式構(gòu)成4K×8存儲(chǔ)器。通過(guò)計(jì)算可知，共需4個(gè)1K×8的存儲(chǔ)模塊來(lái)擴(kuò)展構(gòu)成4K×8的存儲(chǔ)器，其擴(kuò)展電路連接如圖5.36所示。由圖可知，經(jīng)過(guò)字?jǐn)U展后，尋址空間由1K增加到4K，地址總線也由10位增加到12位。其中，地址線的高兩位經(jīng)過(guò)譯碼器后產(chǎn)生所需的4個(gè)片選信號(hào)。2/6/202359西安郵電學(xué)院計(jì)算機(jī)學(xué)院上述分兩步實(shí)現(xiàn)了存儲(chǔ)器的擴(kuò)展，第一步用2塊芯片實(shí)現(xiàn)位擴(kuò)展，第二步用4個(gè)存儲(chǔ)模塊實(shí)現(xiàn)字?jǐn)U展，計(jì)算可得共需使用8塊芯片完成存儲(chǔ)器的字位擴(kuò)展。如果選用1K×4SRAM芯片，采用字位同時(shí)擴(kuò)展方式，直接構(gòu)成4K×8存儲(chǔ)器，則其電路連接如圖5.37所示。圖5.37字位同時(shí)擴(kuò)展構(gòu)成4K×8存儲(chǔ)器電路連接示意圖2/6/202360西安郵電學(xué)院計(jì)算機(jī)學(xué)院

圖中，將8個(gè)1K×4SRAM芯片分成了4組（每個(gè)虛線框?yàn)橐唤M，共有4組），每組2片。組內(nèi)采用位擴(kuò)展法構(gòu)成1K×8的存儲(chǔ)模塊，4個(gè)這樣的存儲(chǔ)模塊采用字?jǐn)U展法便組成了4K×8的存儲(chǔ)器。所組成的4K×8存儲(chǔ)器共需12位地址線，其中，地址線低10位（A9~A0）用作4個(gè)存儲(chǔ)模塊的片內(nèi)尋址，地址線高2位（A11A10）經(jīng)2—4譯碼器譯出4根片選線，分別與這4組存儲(chǔ)模塊的片選信號(hào)相連接，用來(lái)選定4個(gè)存儲(chǔ)模塊在整個(gè)存儲(chǔ)地址空間中所屬的地址范圍。

總結(jié)上述的字位同時(shí)擴(kuò)展電路設(shè)計(jì)方法，并推廣到一般情況，可得知：若使用j×k位存儲(chǔ)器芯片構(gòu)成一個(gè)容量為M×N位的存儲(chǔ)器（M>j，N>k），那么共需要j×k位存儲(chǔ)器芯片的數(shù)量是：（M/j）×（N/k）個(gè)。連接時(shí)可將這些芯片分成（M/j）個(gè)組，每組有（N/k）個(gè)芯片，組內(nèi)采用位擴(kuò)展法，組間采用字?jǐn)U展法。2/6/202361西安郵電學(xué)院計(jì)算機(jī)學(xué)院第五章存儲(chǔ)器原理與擴(kuò)展5.1概述5.2隨機(jī)存儲(chǔ)器（了解）5.3只讀存儲(chǔ)器（了解）5.4Flash存儲(chǔ)器（了解）5.5存儲(chǔ)器的擴(kuò)展（掌握）5.6存儲(chǔ)器與CPU連接

（掌握）2/6/202362西安郵電學(xué)院計(jì)算機(jī)學(xué)院5.6存儲(chǔ)器與CPU連接在微機(jī)系統(tǒng)中，CPU對(duì)存儲(chǔ)器讀/寫(xiě)操作，是通過(guò)CPU總線讀/寫(xiě)周期完成的。CPU總線包括：地址總線，數(shù)據(jù)總線，控制總線，又稱(chēng)三總線。CPU總線的讀/寫(xiě)操作，首先由地址總線給出地址信號(hào)，然后發(fā)出讀/寫(xiě)控制信號(hào)，最后在數(shù)據(jù)總線上進(jìn)行數(shù)據(jù)的讀/寫(xiě)操作。所以，存儲(chǔ)器必須正確的連接到CPU總線上，才能進(jìn)行讀/寫(xiě)訪問(wèn)。2/6/202363西安郵電學(xué)院計(jì)算機(jī)學(xué)院5.6.1連接時(shí)應(yīng)注意的問(wèn)題存儲(chǔ)器在與CPU總線連接時(shí)，應(yīng)注意下述幾點(diǎn)問(wèn)題:1.CPU總線的帶負(fù)載能力CPU在設(shè)計(jì)時(shí)，一般輸出線的帶負(fù)載能力是有限的。采用MOS管的半導(dǎo)體存儲(chǔ)器，直流負(fù)載很小，主要是電容負(fù)載。所以，在簡(jiǎn)單系統(tǒng)中，CPU可直接與存儲(chǔ)器相連，而在復(fù)雜系統(tǒng)中，CPU需要通過(guò)驅(qū)動(dòng)器來(lái)增強(qiáng)輸出帶負(fù)載的能力。2/6/202364西安郵電學(xué)院計(jì)算機(jī)學(xué)院2.CPU與存儲(chǔ)器之間的時(shí)序配合CPU對(duì)存儲(chǔ)器讀寫(xiě)訪問(wèn)都有固定的時(shí)序要求。具體地說(shuō)，當(dāng)CPU讀操作時(shí)，從CPU發(fā)出地址和讀信號(hào)后，存儲(chǔ)器必須在限定時(shí)間內(nèi)輸出有效數(shù)據(jù)；而當(dāng)CPU寫(xiě)操作時(shí)，存儲(chǔ)器必須在寫(xiě)脈沖規(guī)定的時(shí)間內(nèi)將數(shù)據(jù)寫(xiě)入指定存儲(chǔ)單元上。否則，就無(wú)法保證準(zhǔn)確地傳送數(shù)據(jù)。所以，需要選擇能夠滿足CPU讀/寫(xiě)時(shí)序要求的存儲(chǔ)器芯片來(lái)使用。2/6/202365西安郵電學(xué)院計(jì)算機(jī)學(xué)院3.CPU與DRAM的連接（需要刷新）當(dāng)采用SRAM芯片做系統(tǒng)存儲(chǔ)器時(shí)，可以直接與CPU總線連接；而采用DRAM芯片時(shí)，因?yàn)镈RAM存儲(chǔ)器需要定時(shí)刷新，所以，一般需要通過(guò)DRAM控制器連接到CPU總線上。此外，由于不同類(lèi)型的存儲(chǔ)器其控制信號(hào)不完全相同。不同型號(hào)CPU的讀/寫(xiě)控制信號(hào)也不一樣。在進(jìn)行存儲(chǔ)器連接時(shí)，要注意這些信號(hào)連接的正確性。2/6/202366西安郵電學(xué)院計(jì)算機(jī)學(xué)院4.存儲(chǔ)器的組織方式（構(gòu)建存儲(chǔ)體）在各種微機(jī)系統(tǒng)中，數(shù)據(jù)總線可能是8位、16位或32位等，存儲(chǔ)容量可能需要64K、640K或4M等。因此，就可能需要使用多片存儲(chǔ)器進(jìn)行組織，構(gòu)成微機(jī)系統(tǒng)所需的存儲(chǔ)容量。例：用8片16K×8位RAM構(gòu)成128K×8Bit、64K×16Bit或32K×32Bit的存儲(chǔ)器。5.地址空間劃分及存儲(chǔ)器連接微機(jī)系統(tǒng)的地址空間上，包含有ROM區(qū)、RAM區(qū)等。ROM區(qū)用來(lái)存放基本程序（如：BIOS），RAM區(qū)用來(lái)存放工作程序和數(shù)據(jù)。而RAM區(qū)又分為系統(tǒng)區(qū)和用戶區(qū)。所以合理劃分內(nèi)存地址空間，正確連接各種類(lèi)型的存儲(chǔ)器到指定的地址空間是必要的。2/6/202367西安郵電學(xué)院計(jì)算機(jī)學(xué)院5.6.2地址空間劃分及存儲(chǔ)器連接1.地址空間的劃分CPU在設(shè)計(jì)時(shí)，地址空間劃分和地址編碼，是靠地址線來(lái)實(shí)現(xiàn)。在微機(jī)系統(tǒng)中，CPU型號(hào)不同，其地址總線數(shù)目不同，可尋址的空間大小也不一樣。

表5.5各型號(hào)CPU可尋址的空間表CPU型號(hào)數(shù)據(jù)總線地址總線尋址空間Intel80888位20位1MBIntel8028616位24位16MBIntel8038632位32位4GBIntel8058664位36位64GBARM7TDMI32位32位4GBARM9TDMI32位32位4GB2/6/202368西安郵電學(xué)院計(jì)算機(jī)學(xué)院圖5.25LPC2200芯片的地址空間分配圖LPC2200芯片的CPU采用ARM7TDMI核，共有32條地址線，可尋址的地址空間為0x0000_0000～0xFFFF_FFFF，共4GB。系統(tǒng)的地址空間主要?jiǎng)澐譃椋浩瑑?nèi)存儲(chǔ)區(qū)、片外儲(chǔ)存區(qū)和外設(shè)地址區(qū)。片內(nèi)和片外又可分為ROM區(qū)和RAM區(qū)。2/6/202369西安郵電學(xué)院計(jì)算機(jī)學(xué)院2.存儲(chǔ)器的連接對(duì)于一個(gè)指定的存儲(chǔ)器地址空間，如何將選定的存儲(chǔ)器芯片連接到該地址空間上去，通常是采用片選信號(hào)線，同時(shí)附加不同數(shù)目的地址線配合來(lái)完成。片選信號(hào)線用于選通指定的存儲(chǔ)器地址空間范圍，而地址線是用于對(duì)指定存儲(chǔ)器地址空間內(nèi)部的存儲(chǔ)單元尋址。產(chǎn)生片選信號(hào)的方法一般是:

線選法譯碼法2/6/202370西安郵電學(xué)院計(jì)算機(jī)學(xué)院（1）線選法線選法就是用CPU的低位地址線對(duì)存儲(chǔ)器模塊內(nèi)的存儲(chǔ)單元進(jìn)行尋址，所需地址線數(shù)目就是存儲(chǔ)器模塊的地址線數(shù)目，而高位地址線（或經(jīng)過(guò)反相器后）直接用做片選信號(hào)，可分別連接到各存儲(chǔ)器模塊的片選端。用線選法構(gòu)成的存儲(chǔ)器系統(tǒng)，優(yōu)點(diǎn)是不需增加邏輯電路，線路簡(jiǎn)單；缺點(diǎn)是各模塊間的地址不連續(xù)，存儲(chǔ)單元的地址不唯一，即存在地址重疊。重疊的空間不準(zhǔn)使用，因而會(huì)造成系統(tǒng)存儲(chǔ)空間的浪費(fèi)。線選法適合于地址空間劃分簡(jiǎn)單的微機(jī)系統(tǒng)。2/6/202371西安郵電學(xué)院計(jì)算機(jī)學(xué)院（2）譯碼法譯碼法就是用CPU的低位地址線對(duì)存儲(chǔ)器模塊內(nèi)的存儲(chǔ)單元進(jìn)行尋址，所需地址線數(shù)目就是存儲(chǔ)器模塊的地址線數(shù)目，而高位地址線經(jīng)過(guò)譯碼器譯碼后，輸出用做各模塊的片選信號(hào)。譯碼法可以分為全譯碼和部分譯碼兩種。全譯碼就是把高位地址線全部進(jìn)行譯碼后，輸出做片選信號(hào)的方法。采用全譯碼時(shí)各模塊的地址范圍是唯一的，沒(méi)有地址重疊，地址空間可以得到充分利用。部分譯碼就是用高位地址線其中的一部分進(jìn)行譯碼后，輸出做片選信號(hào)的方法。采用部分譯碼時(shí)，會(huì)產(chǎn)生地址碼重疊的存儲(chǔ)區(qū)域。與全譯碼法比較，部分譯碼法電路比較簡(jiǎn)單。2/6/202372西安郵電學(xué)院計(jì)算機(jī)學(xué)院3.常用譯碼器芯片介紹74LS138：3—8譯碼器芯片74LS139：雙2—4譯碼器芯片74LS154：4—16譯碼器芯片各譯碼器用法基本類(lèi)似，在此簡(jiǎn)單介紹74LS138芯片。2/6/202373西安郵電學(xué)院計(jì)算機(jī)學(xué)院圖5.2674LS138引腳分配圖圖5.2774LS138譯碼邏輯電路圖由圖可看到，譯碼器74LS138的工作條件是同時(shí)滿足：G1=1、/G2A=0、/G2B=0。譯碼輸入為C、B、A三個(gè)信號(hào)，譯碼輸出有八種狀態(tài)，輸出是低電平有效。當(dāng)不滿足編譯條件時(shí)，輸出全為高電平，相當(dāng)于譯碼器未工作。2/6/202374西安郵電學(xué)院計(jì)算機(jī)學(xué)院G1CBA譯碼輸出：

10000001111111100001101111111000101101111110001111101111100100111101111001011111101110011011111101100111111111100xxxxx11111111x1xxxx11111111xx1xxx1111111174LS138譯碼器真值表2/6/202375西安郵電學(xué)院計(jì)算機(jī)學(xué)院4.應(yīng)用示例

示例1：IBM-PC/XT機(jī)是早期一款最流行的微機(jī)系統(tǒng)，采用intel8088做CPU，共有20條地址線，可尋址的地址空間為00000H～FFFFFH，共1MB。系統(tǒng)地址劃分是將低640KB空間用做主存儲(chǔ)器區(qū)，而把其后的384KB空間用做內(nèi)存保留區(qū)。內(nèi)存保留區(qū)包括256KB的ROM空間和128KB的I/O通道保留空間。該微機(jī)系統(tǒng)的地址空間分配如圖5.28所示。2/6/202376西安郵電學(xué)院計(jì)算機(jī)學(xué)院圖5.28IBM-PC/XT系統(tǒng)的地址空間分配圖2/6/202377西安郵電學(xué)院計(jì)算機(jī)學(xué)院由圖可知，系統(tǒng)分配給主板上的主存空間是00000H～7FFFFH，尋址范圍512K；分配給IO通道主存空間是80000H～9FFFFH，尋址范圍128K；分配給保留顯示用存儲(chǔ)空間是A0000H～BFFFFH，尋址范圍128K。線選法和譯碼法的電路設(shè)計(jì)如下圖所示。2/6/202378西安郵電學(xué)院計(jì)算機(jī)學(xué)院CBAA19A18A17譯碼器譯碼輸出譯碼地址空間空間內(nèi)地址線及尋址范圍結(jié)果000/Y0=0，其余為100000H～1FFFFH00000H～7FFFFH選中主存空間每根線選擇128K空間共計(jì)：512K001/Y1=0，其余為120000H～3FFFFH010/Y2=0，其余為140000H～5FFFFH011/Y3=0，其余為160000H～7FFFFH100/Y4=0，其余為180000H～9FFFFH00000H～1FFFFH選中IO通道空間：128K101/Y5=0，其余為1A0000H～BFFFFH00000H～1FFFFH選中顯示用空間：128K上圖中，使用了一片74LS138進(jìn)行譯碼，其地址空間譯碼說(shuō)明如下表所示。表5.7譯碼器地址空間譯碼說(shuō)明2/6/202379西安郵電學(xué)院計(jì)算機(jī)學(xué)院計(jì)算機(jī)系統(tǒng)中，CPU地址總線為16位(A15~A10)，數(shù)據(jù)總線為8位(D7~D0)。系統(tǒng)主存地址空間分配如下：0~8KB為系統(tǒng)程序區(qū)（ROM）；8KB~32KB為用戶程序區(qū)（RAM）

；最后的2KB地址空間用作系統(tǒng)程序工作區(qū)（RAM）。現(xiàn)有存儲(chǔ)器芯片型號(hào)如下：

EPROM:8K×8位；

SRAM:1K×8位,2K×8位,4K×8位,8K×8位；需要從已有的型號(hào)中選擇適當(dāng)芯片，設(shè)計(jì)配置該微機(jī)的存儲(chǔ)系統(tǒng)，并畫(huà)出存儲(chǔ)系統(tǒng)的邏輯連接電路圖。示例2：2/6/202380西安郵電學(xué)院計(jì)算機(jī)學(xué)院微機(jī)系統(tǒng)地址空間分配如圖5.31所示。其中，用戶程序區(qū)和系統(tǒng)程序工作區(qū)，都屬于隨機(jī)讀寫(xiě)操作的存儲(chǔ)空間，所以需要配置為RAM存儲(chǔ)器。圖5.31微機(jī)