第5章：05存儲(chǔ)器擴(kuò)展

第五章半導(dǎo)體存儲(chǔ)器1存儲(chǔ)器簡(jiǎn)介2存儲(chǔ)器的分類(lèi)3計(jì)算機(jī)存儲(chǔ)結(jié)構(gòu)4半導(dǎo)體存儲(chǔ)器SRAM的結(jié)構(gòu)5CPU與存儲(chǔ)器的連接（重點(diǎn)）1存儲(chǔ)器簡(jiǎn)介存儲(chǔ)器的定義：<廣義>信息的載體。結(jié)繩記事→甲骨→竹簡(jiǎn)→雕刻→書(shū)畫(huà)→U盤(pán)、硬盤(pán)、軟盤(pán)、光盤(pán)。信息的存儲(chǔ)是各種科學(xué)技術(shù)得以存在和發(fā)展的基礎(chǔ)。五大類(lèi)信息存儲(chǔ)技術(shù)印刷存儲(chǔ)技術(shù)（中國(guó)四大發(fā)明）縮微膠片存儲(chǔ)技術(shù)（1839England）磁存儲(chǔ)技術(shù)（1898Denmark）半導(dǎo)體存儲(chǔ)技術(shù)（20世紀(jì)60年代）光存儲(chǔ)技術(shù)（20世紀(jì)70年代）<狹義>計(jì)算機(jī)系統(tǒng)中專(zhuān)門(mén)用于存放一定量數(shù)字信息的器件。2存儲(chǔ)器的種類(lèi)按介質(zhì)與機(jī)理分類(lèi)機(jī)械式：打孔的帶子磁介質(zhì)：光存儲(chǔ)器：LD,CD,DVD半導(dǎo)體存儲(chǔ)器：集成電路鐵電存儲(chǔ)器等等動(dòng)態(tài)磁媒介（有機(jī)械運(yùn)動(dòng)）靜態(tài)磁媒介（無(wú)機(jī)械運(yùn)動(dòng)）軟硬磁盤(pán)磁鼓磁帶磁卡磁墨水磁芯磁膜磁泡（老計(jì)算機(jī)內(nèi)存）按存取方式分類(lèi)SAM：順序存取存儲(chǔ)器DAM：直接存取存儲(chǔ)器AM：關(guān)聯(lián)存取存儲(chǔ)器2存儲(chǔ)器的種類(lèi)按計(jì)算機(jī)體系結(jié)構(gòu)分類(lèi)微程序控制存儲(chǔ)器變址存儲(chǔ)器高速緩沖存儲(chǔ)器主存輔助存儲(chǔ)器后備存儲(chǔ)器2存儲(chǔ)器的種類(lèi)半導(dǎo)體存儲(chǔ)器分類(lèi)ROM(只讀，非易失性)RAM(隨機(jī)，讀寫(xiě)同速，易失)MASKROMPROMEPROMEEPROMFLASHROM動(dòng)態(tài)隨機(jī)存儲(chǔ)器需要刷新電路，靜態(tài)不需要速度：SRAM>DRAM集成度：SRAM<DRAM功耗：SRAM>DRAM單格：SRAM>DRAMSRAM靜態(tài)隨機(jī)存儲(chǔ)器DRAM動(dòng)態(tài)隨機(jī)存儲(chǔ)器3計(jì)算機(jī)存儲(chǔ)器結(jié)構(gòu)一臺(tái)計(jì)算機(jī)存儲(chǔ)最基本的存儲(chǔ)要求1.用以暫時(shí)保存被處理的程序，數(shù)據(jù)，中間結(jié)果和最后結(jié)果的內(nèi)存能力2.用以永久記錄某些結(jié)果和程序以便將來(lái)再使用的外存能力同時(shí)對(duì)兩項(xiàng)能力的技術(shù)指標(biāo)是高速度ns級(jí)大容量G級(jí)低成本affordable高可靠性解決之道從物理低端解決問(wèn)題，工藝，技術(shù)上提升4項(xiàng)指標(biāo)。從存儲(chǔ)體系結(jié)構(gòu)上解決問(wèn)題。存儲(chǔ)時(shí)序上并行：一次訪(fǎng)問(wèn)多個(gè)存儲(chǔ)單元交叉訪(fǎng)問(wèn)：訪(fǎng)問(wèn)一片存儲(chǔ)單元，流水線(xiàn)工作虛擬存儲(chǔ)器技術(shù)原理圖計(jì)算機(jī)存儲(chǔ)器結(jié)構(gòu)圖寄存器堆高速緩沖存儲(chǔ)器主存儲(chǔ)器聯(lián)機(jī)外部存儲(chǔ)器脫機(jī)外部存儲(chǔ)器存儲(chǔ)容量遞增單位價(jià)格遞減CPU訪(fǎng)問(wèn)速度遞增CPU內(nèi)部寄存器堆主存儲(chǔ)器外部存儲(chǔ)器CPU內(nèi)部微機(jī)主板上8088微機(jī)存儲(chǔ)結(jié)構(gòu)4半導(dǎo)體存儲(chǔ)器SRAM內(nèi)部結(jié)構(gòu)存儲(chǔ)矩陣2n×N三態(tài)緩沖器地址譯碼器控制邏輯地址總線(xiàn)數(shù)據(jù)總線(xiàn)…CSWRRD★存儲(chǔ)矩陣★存儲(chǔ)矩陣：存放1，0單位存儲(chǔ)單元的有機(jī)組合（每n位分配一個(gè)地址，n稱(chēng)為字長(zhǎng)）存儲(chǔ)矩陣的容量一般表示如下：

210×8①每8個(gè)存儲(chǔ)位分配一個(gè)地址，每個(gè)地址對(duì)應(yīng)8位存儲(chǔ)位。②8個(gè)存儲(chǔ)位并行，要求8根數(shù)據(jù)線(xiàn)。③共有地址210個(gè)，即1K個(gè)地址空間。★地址譯碼器★地址譯碼電路的功能是根據(jù)地址選中相應(yīng)的存儲(chǔ)單元，將其與數(shù)據(jù)總線(xiàn)連通。兩種內(nèi)部譯碼方式：①單譯碼：1個(gè)地址空間對(duì)應(yīng)1根地址選中線(xiàn)。②雙譯碼：1根地址線(xiàn)可選中1行或1列地址空間，當(dāng)要選擇1個(gè)地址空間時(shí)需要2根地址線(xiàn)交叉選中。★三態(tài)緩沖電路★三態(tài)緩沖電路實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)碾p向放大，雙向驅(qū)動(dòng)，與格式轉(zhuǎn)換?！锟刂七壿嬰娐贰锎鎯?chǔ)器的控制信號(hào)主要包括片選（當(dāng)片選無(wú)效時(shí)，數(shù)據(jù)總線(xiàn)浮空，存儲(chǔ)器不工作），讀寫(xiě)方向，DRAM刷新。5CPU與存儲(chǔ)器的連接CPU時(shí)序與存儲(chǔ)器時(shí)序的配合CPU總線(xiàn)的負(fù)載能力存儲(chǔ)器的組成存儲(chǔ)芯片地址的分配★存儲(chǔ)器的組成★多片存儲(chǔ)器芯片共同組合在一起為CPU提供一定的內(nèi)存空間，有時(shí)是每片存儲(chǔ)芯片各獲得一段內(nèi)存地址。有時(shí)是多片存儲(chǔ)芯片共用一段內(nèi)存地址。按位擴(kuò)展按字?jǐn)U展混合擴(kuò)展共用地址線(xiàn)，P137頁(yè)，圖5－6共用數(shù)據(jù)線(xiàn)，P139頁(yè)，圖5－8P138頁(yè)，圖5－7★存儲(chǔ)芯片地址的分配★※每組存儲(chǔ)芯片地址和CPU低地址連接?！檬Ｓ嗨懈呶坏刂纷g碼后連接不同芯片組的片選，當(dāng)前只選擇一組存儲(chǔ)芯片工作?！鋬?yōu)點(diǎn)是能保證每組存儲(chǔ)芯片的地址不重疊（即每個(gè)地址單元只能使用一個(gè)唯一的地址來(lái)訪(fǎng)問(wèn)）而且每組存儲(chǔ)芯片所占地址連續(xù)。全譯碼：※每組存儲(chǔ)芯片地址和CPU低地址連接。※只利用部分高位地址（或不用）譯碼連接不同芯片組的片選?！鋬?yōu)點(diǎn)是譯碼電路簡(jiǎn)單，但會(huì)導(dǎo)致地址重疊（即每個(gè)地址單元可以用不同的地址來(lái)訪(fǎng)問(wèn)）部分譯碼：存儲(chǔ)地址譯碼電路74LS138經(jīng)常用來(lái)作為存儲(chǔ)器的譯碼電路。

G1CBAY7～Y0有效輸出00100011111110Y000100111111101Y100101011111011Y200101111110111Y300110011101111Y400110111011111Y500111010111111Y600111101111111Y7其他值×××11111111無(wú)效74LS138的真值例：4KBRAM的連接（用RAM芯片2114組成）（1）已知2114的容量為：1024×4；計(jì)算出所需的芯片數(shù)（2）構(gòu)成數(shù)據(jù)總線(xiàn)所需的位數(shù)和系統(tǒng)所需的容量（3）控制線(xiàn)，數(shù)據(jù)線(xiàn)，地址線(xiàn)的連接：有線(xiàn)選方式、局部譯碼選擇方式和全局譯碼選擇方式之分。用2114芯片組成4KRAM線(xiàn)選控制譯碼結(jié)構(gòu)圖

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A13

A12

A11

A10

A9～A0

D7～D0

WE

RD

地址分配用2114芯片組成4KRAM局部譯碼結(jié)構(gòu)圖

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

譯碼器

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D0

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A15

︰

A12

A11

A10

A9～A0

IO/M

CPU

WE

D7～D0

地址分配2/4譯碼用2114芯片組成4KRAM全局譯碼結(jié)構(gòu)圖

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

6：64譯

碼

器

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D0

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D0

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A15～A10

A9～A0

IO/M

CPU

WE

D7～D0

地址分配6/64譯碼線(xiàn)選譯碼方式地址分布(地址有重疊)A15A14A13A12A11A10地址分布001110第一組：3800H~3BFFH001101第二組：3400H~07FFH001011第三組：2C00H~2FFFH000111第四組：1C00H~1FFFH局部譯碼方式