第2章8086系統(tǒng)結構1

微機原理與接口技術2/6/2023內容提要8086CPU內部結構8086CPU引腳及功能8086CPU存儲器組織8086CPU系統(tǒng)配置8086CPU時序第二章8086系統(tǒng)結構

2/6/20232本章主要學習微處理器部分的原理CPU是微型計算機的核心，學習微機原理的重點就是掌握CPU的工作原理2/6/202331.由于制造工藝的原因，集成電路密度和引腳有所限制，所以16位微處理器具有如下特點：①引腳功能復用

提高引腳利用率。如：數(shù)據(jù)雙向傳輸可由“讀／寫”信號來控制，決定數(shù)據(jù)處于輸入還是輸出狀態(tài)。②單總線、累加器結構由于芯片面積限制，使微處理器內部寄存器的數(shù)目，數(shù)據(jù)通路位數(shù)受到限制。因此絕大多數(shù)微處理器內部采用單總線、累加器為基礎的結構

。③可控三態(tài)電路采用可控三態(tài)電路與總線相連，當微處理器外部總線同時連接多個部件，可避免總線沖突和信號串擾，不工作器件所連的三態(tài)電路處于高阻狀態(tài)。④總線分時復用地址總線和數(shù)據(jù)總線使用了相同的引腳，節(jié)省了引腳，但操作時間增加了。第二章8086系統(tǒng)結構

——概述2/6/202342.InteL8086CPU的特征：16位微處理器，外型為雙列直插式，有40個引腳。8086型微處理器，時鐘頻率為5MHz。8086CPU有16根數(shù)據(jù)線和20根地址線，直接尋址空間為220，即為1M字節(jié)。8088CPU內部結構與8086基本相同（但對外數(shù)據(jù)總線只有8條，稱為準16位微處理器)。第二章8086系統(tǒng)結構

——概述2/6/20235§2-18086CPU結構

§2-1

8086CPU結構

——8086CPU內部結構微型計算機的工作過程：取指令、取操作數(shù)、執(zhí)行，送結果。通常8位機是串行執(zhí)行的，即執(zhí)行的順序為取第一條指令，執(zhí)行第一條指令；取第二條指令，執(zhí)行第二條指令；……直至取最后一條指令，執(zhí)行最后一條指令。這樣，在每一條指令執(zhí)行完以后，CPU必須等待到下一條指令取出來以后才能執(zhí)行。所以，它的工作順序如圖所示。2/6/202368086CPU從功能上來說分成兩大部分：總線接口單元BIU（BusInterfaceUnit）和執(zhí)行單元EU（ExecutionUnit）。BIU負責8086CPU與存儲器之間的信息傳送。具體地說，即BIU負責從內存的指定單元取出指令，送至指令流隊列中排隊（8086的指令流隊列是6個字節(jié)）；在執(zhí)行指令時所需的操作數(shù)，也由BIU從內存的指定區(qū)域取出，傳送給EU部分去執(zhí)行。EU部分負責指令的執(zhí)行。這樣，取指部分與執(zhí)行指令部分是分開的，于是在一條指令的執(zhí)行過程中，就可以取出下一條（或多條）指令，在指令流隊列中排隊。在一條指令執(zhí)行完以后就可以立即執(zhí)行下一條指令，減少了CPU為取指令而等待的時間，提高了CPU的利用率，提高了整個運行速度。2/6/20237

它的執(zhí)行順序如圖所示。2/6/202382.1.18086CPU的內部結構8086CPU內部結構框圖：總線接口單元BIU＋指令執(zhí)行單元EU2/6/20239總線接口部件BIU（BusInterfaceUnit）

⑴概念

物理地址形成、取指令、指令排隊、讀／寫操作數(shù)、總線控制。

(3)組成

16位段地址寄存器16位指令指針寄存器20位物理地址加法器6字節(jié)指令隊列總線控制邏輯(4)總線接口部件的工作過程

由CS和IP形成物理地址，發(fā)讀信號（/RD），取指令送入指令隊列?！?-1

8086CPU結構

——8086CPU內部結構(2)功能

是CPU與外部的接口，提供芯片外部數(shù)據(jù)總線和地址總線。2/6/202310指令執(zhí)行部件BU(ExecutionUnit)

⑴功能

完成指令譯碼、執(zhí)行指令的工作。⑵組成

算術邏輯運算單元ALU標志寄存器PSW寄存器組（4個16位通用寄存器和

4個專用16位寄存器）EU控制器⑶指令執(zhí)行部件工作過程

從BIU的指令隊列取得指令、進行譯碼、執(zhí)行指令。

§2-1

8086CPU結構

——8086CPU內部結構2/6/202311寄存器的作用：存放運算過程中所需要的操作數(shù)地址、操作數(shù)及中間結果。寄存器的特點：CPU芯片內部的寄存器的存取速度比存儲器快得多。寄存器的分類：通用寄存器組指針和變址寄存器段寄存器指令指針及標志位寄存器CSDSSSESAXBXCXDXSPBPSIDIAHBHCHDHALBLCLDL累加器基址寄存器計數(shù)寄存器數(shù)據(jù)寄存器代碼段寄存器數(shù)據(jù)段寄存器堆棧段寄存器附加段寄存器堆棧指針寄存器基址指針寄存器源變址寄存器目的變址寄存器IPPSW指令指針寄存器標志寄存器指令指針和標志寄存器指針和變址寄存器段寄存器通用寄存器15870150150150§2-1

8086CPU結構

——寄存器結構2.1.2寄存器結構

2/6/202312目的變址寄存器DestinationIndexSIDIBPSPAX

累加器AccumulatorBX基址寄存器BaseCX

計數(shù)寄存器CountDX

數(shù)據(jù)寄存器DataAHBHCHDHALBLCLDLIPPSWDSESSSCS數(shù)據(jù)段寄存器DataSegment附加段寄存器ExtraSegment堆棧段寄存器StackSegment代碼段寄存器CodeSegment狀態(tài)標志寄存器ProcessorStatusWord指令指針寄存器InstructionPointer變址寄存器段寄存器控制寄存器廣義通用寄存器源變址寄存器SourceIndex基址指針寄存器BasePoint堆棧指針寄存器StackPoint指針寄存器通用寄存器組§2-1

8086CPU結構

——寄存器結構寄存器的英文含義：2/6/202313AXBXCXDXAHBHCHDHALBLCLDL通用寄存器15870累加器基址寄存器計數(shù)寄存器數(shù)據(jù)寄存器通用數(shù)據(jù)寄存器組§2-1

8086CPU結構

——寄存器結構有4個l6位通用寄存器：AX、BX、CX、DX，即累加器、基址寄存器、計數(shù)寄存器、數(shù)據(jù)寄存器。用以存放16位數(shù)據(jù)或地址。也可分為8個8位寄存器：低8位是AL、BL、CL、DL；高8位為AH、BH、CH、DH，只能存放8位數(shù)據(jù)不能存放地址。

為了縮短指令代碼的長度，某些通用寄存器用作專門用途。例如，串指令中必須用CX寄存器作為計數(shù)寄存器，存放串的長度，這種尋址方式也稱為“隱含尋址”。如表2-1所示。2/6/202314§2-1

8086CPU結構

——寄存器結構2/6/202315指針和變址寄存器SPBPSIDI堆棧指針寄存器基址指針寄存器源編址寄存器目的編址寄存器指針和變址寄存器150§2-1

8086CPU結構

——寄存器結構4個16位寄存器：用于堆棧操作和變址運算，存放段內地址偏移量。▲BP、SP稱為指針寄存器，與SS聯(lián)用。例1：MOVAX，[BP] ；寄存器間接尋址，物理地址=16×SS+BP例2：PUSH/POPAX ；在堆棧段內（SS），SPSP-2，指向站頂

▲SI、DI稱為變址寄存器，通常與DS聯(lián)用。例3：MOVAX，[SI]（或[DI]） ；物理地址=16×DS+SI（或DI）

▲在串指令中，SI、DI均為隱含尋址，

SI與DS聯(lián)用，DI與ES聯(lián)用。例4：MOVS目的串（DI/ES），源串（SI/DS）2/6/202316CSDSSSES代碼段寄存器數(shù)據(jù)段寄存器堆棧段寄存器附加段寄存器段寄存器150段寄存器§2-1

8086CPU結構

——寄存器結構

▲為什么要分段？地址20位，寄存器都是16位，只能直接尋址64KB?！?個16位段寄存器：代碼段寄存器CS、數(shù)據(jù)段寄存器DS、堆棧段寄存器SS、附加段寄存器ES。▲作用：給出相應邏輯段的首地址的高16位(地址低4位為0)，即“段基址”。

CS：存放可執(zhí)行的指令代碼；DS：存放操作的數(shù)據(jù)；ES：存放操作的數(shù)據(jù)；SS：開辟為程序執(zhí)行中所要用的堆棧區(qū)；▲物理地址的形成：16×段基址+段內偏移地址[例2.1]已知：代碼段寄存器CS存放當前代碼段基地址，且CS＝2000H，指令指針寄存器IP存放了下一條要執(zhí)行指令的段內偏移地址，且IP＝1000H。求該指令存放的物理地址。解：指令存放的物理地址=16×CS+IP=21000H2/6/202317IP指令指針寄存器150指令指針寄存器IP§2-1

8086CPU結構

——寄存器結構▲16位寄存器：存放將要執(zhí)行的下一條指令在現(xiàn)行代碼段中的偏移地址。

注意：

8086程序不能直接訪問IP，但可以由某些指令修改。例如，中斷指令、調用指令、跳轉指令。

2/6/202318PSW標志寄存器150標志寄存器PSW（不能直接訪問該寄存器，但有專門的標志操作指令）1511109876543210OFDFIFTFSFZFAFPFCF16位標志寄存器存放運算結果的特征，這些特征（標志位）常用作后續(xù)的條件轉移指令的轉移控制條件，分成兩類：狀態(tài)標志(6個)：CF、PF、AF、ZF、SF、OF，表示運算后結果的狀態(tài)特征，影響后面的操作。

控制標志(3個)：TF、IF、DF，控制CPU操作。

§2-1

8086CPU結構

——寄存器結構2/6/2023191511109876543210OFDFIFTFSFZFAFPFCFCF

(CarryFlag)：進位標志位

最高位有進位或借位時，CF＝1。PF(ParityFlag)：奇偶校驗標志位

本次運算結果低8位中有偶數(shù)個“1”時，PF＝1；有奇數(shù)個“1”時，PF＝0。AF(AuxiliaryFlag)：輔助進位標志位

低4位向高4位進化或借位時，AF＝1。AF一般用在BCD碼運算中。ZF(ZeroFlag)：全零標志位

本次運算結果為0時，ZF＝1；否則ZF＝0。SF(SignFlag)：符號標志位

本次運算結果的最高位為1時，SF＝1，結果為負；否則SF＝0，結果為正。§2-1

8086CPU結構

——寄存器結構OF(OverflowFlag)：溢出標志位（＝最高位進位XOR次高位進位）本次運算過程中產生溢出時，OF＝1。對帶符號數(shù)，字節(jié)運算的范圍為-128~+127，字運算結果的范圍為-32768~+32767，超過此范圍為溢出。

2/6/202320§2-1

8086CPU結構

——寄存器結構例2.2將5394H與-777FH兩數(shù)相加，運算結果為：一23EBH。解：結果的標志位為：CF＝0、PF＝0、AF＝0、ZF＝0、SF＝1、OF＝0。

TF(TrapFlag)：單步標志位設置單步工作方式。TF＝1時，每執(zhí)行一條指令，就自動產生一次內部中斷，使用戶能逐條跟蹤程序進行調試。IF(InterruptFlag)：中斷標志位

IF＝1時，允許CPU響應可屏蔽中斷；IP＝0時，CPU不響應外設有中斷申請。DF(DirectionFlag)：方向標志位

控制串操作指令中地址指針變化方向。DF＝0，地址指針自動增量；DF＝1，地址指針自動減量。STD指令使DF置“1”，CLD指令使DF置“0”。2/6/202321§2-28086CPU的引腳及其功能

8086CPU基本性能：

16條數(shù)據(jù)線、20條地址線（低16位和數(shù)據(jù)線復用）、控制線、電源和地線。封裝：雙列直插式40引腳，部分引腳采用了分時復用。8086CPU的工作模式：

最小模式（單機系統(tǒng)）：系統(tǒng)中所需要的控制信號全部由8086直接提供；

最大模式（多處理機系統(tǒng)）：系統(tǒng)中所需要的控制信號由總線控制器8288提供。24~31腳在兩種工作模式中具有不同的功能。

§2-2

8086CPU的引腳及其功能

——概述2/6/202322本節(jié)主要內容：8086CPU在最小模式中的引腳定義8086CPU在最大模式中的引腳定義（不要求）8088和8086CPU的不同之處（不要求）§2-2

8086CPU的引腳及其功能

——概述2/6/2023238086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET12345678910111213141516171819202.2.18086CPU在最小模式中的引腳定義§2-2

8086CPU的引腳及其功能——最小模式中定義圖2.38086CPU外部引腳圖2.3給出了8086CPU外部引腳圖。其中，24腳～31腳括號內的引腳名稱為最大模式下的引腳定義。圖2.4給出了8086CPU內部各功能部件連接的框圖。2/6/202324圖2.4內部功能塊框圖通用寄存器組（8個16位寄存器）專用寄存器組ALUFLAGS總線接口控制電路六字節(jié)指令隊列2BHE/S7A19/S6～A16/S3AD15～AD0INTARDWRDT/RDENALETESTINTRNMIRQ/GTHOLDHLDALOCKQS0QS1S2S1S03CLKRESETREADYMN/MXGND總線接口單元指令執(zhí)行單元注意：紅色引腳為最大模式下的引腳功能2/6/2023258086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920AD15~

AD0(AddressDataBus)16條地址／數(shù)據(jù)總線分時復用三態(tài)輸出/雙向分時復用：在總線周期T1狀態(tài)，A15~A0；在總線周期T2~T4狀態(tài)，D15~D0；三態(tài)：傳送地址時三態(tài)輸出，傳送數(shù)據(jù)時三態(tài)雙向輸入／輸出，在中斷響應及系統(tǒng)總線‘保持響應’周期，高阻狀態(tài)?！?-2

8086CPU的引腳及其功能——最小模式中定義2/6/2023268086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920A19／S6~

A16／S3(Address/Status)分時復用：T1狀態(tài)作地址線用：A19~A16+A15~A020位物理地址；T2~T4狀態(tài)作狀態(tài)線用：S6~S3輸出狀態(tài)信息。地址／狀態(tài)線分時復用三態(tài)輸出當系統(tǒng)總線處于“保持響應”狀態(tài)，這些引腳被置成高阻狀態(tài)?！?-2

8086CPU的引腳及其功能——最小模式中定義2/6/2023278086CPU4039383736353433323130292827262524232221GNDAD14AD13AD2AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920S4S3當前正在使用的段寄存器00ES01SS10CS,或不需要使用段寄存器（I/O，INT）11DS狀態(tài)線的含義：S6=0：表明8086當前連在總線上；S5=0：禁止一切可屏蔽中斷；S5=1：允許可屏蔽中斷；S4S3：指明當前正在使用的段寄存器§2-2

8086CPU的引腳及其功能——最小模式中定義2/6/2023288086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920BHE／S7(BusHighEnable／Status)高8位數(shù)據(jù)總線允許／狀態(tài)信號三態(tài)輸出低電平有效用作高8位數(shù)據(jù)D15~D8選通信號。16位數(shù)據(jù)傳送時：在T1狀態(tài)，BHE＝0時，高8位數(shù)據(jù)有效；AD0＝0時，低8位數(shù)據(jù)有效。在T2～T4狀態(tài)，S7輸出狀態(tài)信息，在“保持響應”周期被置成高阻狀態(tài)?！?-2

8086CPU的引腳及其功能——最小模式中定義2/6/2023298086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920MN／MX(Minimum／Maximum)

最小/最大工作模式選擇信號輸入接+5V時CPU工作在最小模式，單處理器系統(tǒng)，CPU提供所有總線控制信號；接地時CPU工作在最大模式，CPU的S2~S0提供給總線控制器8288，由8288產生總線控制信號?！?-2

8086CPU的引腳及其功能——最小模式中定義2/6/2023308086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920RD(Read)

讀選通信號三態(tài)輸出低電平有效允許CPU讀存儲器或I/O端口，由M/IO信號區(qū)分讀存儲器或I/O端口。在讀總線周期的T2、T3、TW狀態(tài)，RD為低電平。在“保持響應”周期，被置成高阻狀態(tài)。

§2-2

8086CPU的引腳及其功能——最小模式中定義2/6/2023318086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920WR(Write)

寫選通信號三態(tài)輸出低電平有效允許CPU寫存儲器或I/O端口，由M/IO信號區(qū)分讀存儲器或I/O端口。在寫總線周期的T2、T3、TW狀態(tài)，WR為低電平。在DMA方式，被置成高阻狀態(tài)?！?-2

8086CPU的引腳及其功能——最小模式中定義2/6/2023328086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920存儲器或I/O端口控制信號三態(tài)輸出M/IO信號為高電平，CPU正在訪問存儲器；M/IO信號為低電平，CPU正在訪問I/O端口。在DMA方式時，M/IO為高阻狀態(tài)。M／IO(Memory／Inputand0utput)

§2-2

8086CPU的引腳及其功能——最小模式中定義2/6/2023338086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920ALE(AddressLatchEnable)

地址鎖存允許信號輸出高電平有效用作地址鎖存器8282／8283的片選信號，在T1狀態(tài)，ALE有效，ALE的下降沿將地址信息鎖存到地址鎖存器8282/8283中，實現(xiàn)分時復用的地址/數(shù)據(jù)總線的地址分離。§2-2

8086CPU的引腳及其功能——最小模式中定義2/6/2023348086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920三態(tài)輸出低電平有效DEN(DataEnable)數(shù)據(jù)允許信號在最小模式系統(tǒng)中，用數(shù)據(jù)收發(fā)器8286/8287增加數(shù)據(jù)驅動能力時，DEN作數(shù)據(jù)收發(fā)器8286/8287的輸出允許信號。在DMA工作方式時，高阻狀態(tài)?！?-2

8086CPU的引腳及其功能——最小模式中定義2/6/2023358086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920數(shù)據(jù)發(fā)送／接收控制信號三態(tài)輸出用來控制數(shù)據(jù)收發(fā)器8286/8287的數(shù)據(jù)傳送方向。DT/R＝1時，CPU發(fā)送數(shù)據(jù)，完成寫操作；DT/R＝0時，CPU從外部接收數(shù)據(jù)，完成讀操作。在DMA方式時，被置成高阻狀態(tài)。DT/R(DataTransmit／Receive)§2-2

8086CPU的引腳及其功能——最小模式中定義2/6/2023368086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920READY(Ready)

準備就緒信號輸入高電平有效由存儲器或I/O端口發(fā)來的響應信號，表示外部設備已準備好可進行數(shù)據(jù)傳送。CPU在每個總線周期的T3狀態(tài)檢測READY信號線，如果是低電平，在T3狀結束后，CPU插入一個或幾個TW等待狀態(tài)，直到READY信號有效后，才進入T4狀態(tài)，完成數(shù)據(jù)傳送過程?！?-2

8086CPU的引腳及其功能——最小模式中定義2/6/2023378086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920RESET(Reset)

復位信號輸入高電平有效CPU接收到復位信號后，停止現(xiàn)行操作，并初始化。RESET信號至少保持4個時鐘周期以上的高電平。復位過程：CPU重啟，8086/8088將從地址FFFF0H開始執(zhí)行指令。通常在FFFF0H單元開始存放一條無條件轉移指令，將入口轉到引導和裝配程序中，實現(xiàn)對系統(tǒng)的初始化，引導監(jiān)控程序或操作系統(tǒng)程序?！?-2

8086CPU的引腳及其功能——最小模式中定義2/6/2023388086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920

INTR(InterrupRequest)可屏蔽中斷請求信號輸入電平觸發(fā)(或邊沿觸發(fā))高電平有效當外設接口向CPU發(fā)出中斷申請時，INTR信號變成高電平。CPU一旦檢測到此信號有效，并且中斷允許標志位IF＝l，CPU在當前指令執(zhí)行完后，轉入執(zhí)行中斷服務程序。用STI指令，可使IF置“l(fā)”，用CLI指令可使IF置“0”?！?-2

8086CPU的引腳及其功能——最小模式中定義2/6/2023398086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920

INTA(InterruptAcknowIedge)中斷響應信號輸出低電平有效CPU對外部發(fā)來的中斷請求信號INTR的響應信號。在中斷響應總線周期T2、T3、TW狀態(tài)，CPU發(fā)出兩個INTA負脈沖，第一個負脈沖通知外設接口已響應它的中斷請求，外設接口收到第二個負脈沖信號后，向數(shù)據(jù)總線上放中斷類型號。

§2-2

8086CPU的引腳及其功能——最小模式中定義2/6/2023408086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920

NMI(Non-MaskableInterruptRequest)不可屏蔽中斷請求信號輸入邊沿觸發(fā)，正跳變有效不受中斷允許標志位IF的影響，不能用軟件進行屏蔽。NMI引腳一旦收到一個正沿觸發(fā)信號，在當前指令執(zhí)行完后，自動引起類型2中斷，轉入執(zhí)行類型2中斷處理程序。經常處理電源掉電等緊急情況。§2-2

8086CPU的引腳及其功能——最小模式中定義2/6/2023418086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920

TEST(Test)

測試信號輸入低電平有效在CPU執(zhí)行WAIT指令期間，每隔5個時鐘周期對TEST引腳進行一次測試，若測試到TEST為高電平，CPU處于空轉等待狀態(tài)；當測試到TEST有效，空轉等待狀態(tài)結束，CPU繼續(xù)執(zhí)行被暫停的指令。?！?-2

8086CPU的引腳及其功能——最小模式中定義2/6/2023428086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920

HOLD(HoldRequest)

總線保持請求信號輸入高電平有效在最小模式系統(tǒng)中，共享總線的部件向CPU請求使用總線，要求直接與存儲器傳送數(shù)據(jù)，主要是指DMA操作?！?-2

8086CPU的引腳及其功能——最小模式中定義2/6/2023438086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920HLDA(HoldAcknowledge)總線保持響應信號輸出高電平有效CPU一旦測試到HOLD有效，如果CPU允許讓出總線，在當前總線周期結束時，在T4狀態(tài)發(fā)出HLDA信號，表示響應這一總線請求，并立即讓出總線使用權，將三條總線置成高阻狀態(tài)。部件獲得總線控制權后，可進行DMA數(shù)據(jù)傳送，總線使用完畢HOLD無效。CPU才將HLDA置低。CPU再次獲得三條總線的使用權?！?-2

8086CPU的引腳及其功能——最小模式中定義2/6/2023448086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920

CLK(Clock)時鐘信號輸入由8284時鐘發(fā)生器產生。芯片型號不同，時鐘頻率不同：8086為5MHz，8086-l為10MHz，8086-2為8MHz。CPU所需電源：Vcc＝+5V。GND為地線。

Vcc(+5V)，GND(地)§2-2

8086CPU的引腳及其功能——最小模式中定義2/6/2023458086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET12345678910111213141516171819202.2.2、在最大模式中的引腳定義（不要求）

在最大模式中，24~31腳功能重新定義。S2~S0

(BusCycleStatus)在最大模式系統(tǒng)中，由CPU傳送給總線控制器8288，8288譯碼后產生相應的控制信號?？偩€周期狀態(tài)信號三態(tài)輸出§2-2

8086CPU的引腳及其功能——最大模式中定義2/6/2023468086CPU4039383736353433323130292827262524232221GNDAD14AD13