微機(jī)原理與接口技術(shù)

第五章：半導(dǎo)體存儲器內(nèi)容提要：

1存儲器的分類、性能指標(biāo)，存儲器系統(tǒng)的多層結(jié)構(gòu)；存儲器芯片的結(jié)構(gòu)

2存儲器的擴(kuò)充方法

3存儲器與微處理器CPU的連接學(xué)習(xí)目標(biāo)：

1．了解存儲器的分類、性能指標(biāo)，存儲器系統(tǒng)的多層結(jié)構(gòu)；

2．了解存儲器芯片RAM、EPROM的基本結(jié)構(gòu)、地址形成方法；

3．重點(diǎn)掌握8086CPU與存儲器的連接技術(shù)；

4．了解EPROM編程技術(shù)；重點(diǎn)與難點(diǎn)：

8086CPU與存儲器的連接技術(shù)15.1概述計(jì)算機(jī)的基本構(gòu)成：

存儲器是構(gòu)成計(jì)算機(jī)的三大硬件之一存儲器I/O接口輸入設(shè)備I/O接口輸出設(shè)備控制總線CB數(shù)據(jù)總線DBCPU地址總線AB1、CPU（包括主板、總線）；2、存儲器（內(nèi)、外存）；3、輸入、輸出設(shè)備。25.1.1

存儲器的分類

4、紙帶：成本極低。2、外存儲器（輔助存儲器）：

用來存放一些微處理器暫不處理的程序和數(shù)據(jù)的存儲器。不可以被CPU或外設(shè)直接訪問，由磁芯及光電存儲器等構(gòu)成。一、按存儲介質(zhì)材料分類：1、磁芯存儲器（磁膜、磁泡和其它磁表面存儲器）;

2、半導(dǎo)體存儲器;3、光電存儲器（光盤存儲器等）；二、按用途分類：1、內(nèi)存儲器（主存）：用來存放正在運(yùn)行的程序和數(shù)據(jù)的存儲器；可以被CPU或外設(shè)直接訪問，由半導(dǎo)體存儲器構(gòu)成。3半導(dǎo)體存儲器的分類靜態(tài)RAM動態(tài)RAMMOS型雙極型不可編程掩膜ROM可編程ROM可擦除、可再編程ROM紫外線擦除的EPROM電擦除的E2PROM隨機(jī)讀寫存儲器RAM只讀存儲器ROM半導(dǎo)體存儲器45.1.2

半導(dǎo)體存儲器的主要技術(shù)指標(biāo)其中：

1KB＝210B＝1024B；1MB＝220B＝1024KB；

1GB＝230B＝1024MB；1TB＝240B＝1024GB。二、存取時間：

1、維持功耗2、操作功耗一、存儲容量：存儲容量是指系統(tǒng)所能存儲的二進(jìn)制位數(shù)。1、用字?jǐn)?shù)×位數(shù)表示，以位為單位。如：1024×4bit2、常用KB、MB、GB和TB為單位表示存儲容量的大小。存取時間是指從啟動一次存儲器操作到完成該操作所經(jīng)歷的時間。單位：nS～μS三、功耗:存儲器被加上的電壓與流入的電流之積是存儲器的功耗55.1.3存儲器芯片的結(jié)構(gòu)一、

半導(dǎo)體存儲器芯片的基本結(jié)構(gòu)地址譯碼器存儲矩陣控制邏輯三態(tài)數(shù)據(jù)緩沖器W/RCS半導(dǎo)體存儲器組成框圖

4、輸入、輸出緩沖電路

存儲芯片的基本組成（由四部分組成）

1、存儲矩陣：由存儲元構(gòu)成2、行、列地址譯碼器：對外部地址線上的地址進(jìn)行譯碼

3、片選及讀寫控制邏輯電路A0A1An…………D0D1DN6一、IDT6116SRAM芯片1、內(nèi)部結(jié)構(gòu)及引腳圖5.2.半導(dǎo)體存儲器芯片舉例7（3）存儲時間：15～45nS3、工作方式：高阻××1未選中數(shù)據(jù)輸入010寫數(shù)據(jù)輸出100讀I/O0~I/O7WEOECS工作方式2、主要技術(shù)指標(biāo)：（1）容量：2048×8bit（2）功耗：操作時ICC為80～150mA；維持時ICC為2mA8二、Intel2716EPROM芯片（只讀存儲器2048×8bit）1、2716的內(nèi)部結(jié)構(gòu)和外部引腳Intel2716的引腳、邏輯符號

(a)引腳(b)邏輯符號9Intel2716的內(nèi)部結(jié)構(gòu)102、2716的工作方式：

引腳方式PD/PGM數(shù)據(jù)總線狀態(tài)讀出00+5輸出未選中×1+5高阻待機(jī)1×+5高阻編程輸入寬52ms的正脈沖1+25輸入校驗(yàn)編程內(nèi)容00+25輸出禁止編程01+25高阻

VPP/V11常用的EPROM芯片型號容量結(jié)構(gòu)最大讀出時間/ns制造工藝需用電源/V管腳數(shù)27081K×8bit350~450NMOS5，+122427162K×8bit300~450NMOS+5242732A4K×8bit200~450NMOS+52427648K×8bit200~450NMOS+5282712816K×8bit250~450NMOS+5282725632K×8bit200~450NMOS+5282751264K×8bit250~450NMOS+528125.3.1存儲器的擴(kuò)展方法由于存儲芯片的容量有限，要構(gòu)成一定容量的存儲器，就要用多片

存儲芯片進(jìn)行組合擴(kuò)充，一滿足對存儲器容量的要求。設(shè)：存儲器的字節(jié)數(shù)為：M；存儲器的字長為：N

存儲芯片的字節(jié)數(shù)為：K；存儲芯片的字長為：L一、位擴(kuò)展（字長位數(shù)的擴(kuò)展）

芯片字長L小于存儲器要求的字長N時，要進(jìn)行位擴(kuò)展擴(kuò)展舉例：用8K1

位芯片組成8K8

位的存儲器

擴(kuò)展方法：1、地址線、控制線CS、WE等并聯(lián)

2、芯片的數(shù)據(jù)線分別接數(shù)據(jù)線的高位和低位

3、需要的芯片數(shù)為：N/L（這些芯片稱為位擴(kuò)展組）5.3存儲器的接口技術(shù)13舉例：用8K1

位芯片組成8K8

位的存儲器14二、字節(jié)數(shù)的擴(kuò)展：

擴(kuò)展舉例：用16K8

位芯片組成64K8

位的存儲器擴(kuò)展方法：1、片內(nèi)地址線、讀寫控制線OE、WE等并聯(lián)

2、片選數(shù)CS要單獨(dú)連接（多余的地址線經(jīng)譯碼后和其相連）

3、需要的芯片數(shù)為：M/K（這些芯片稱為字節(jié)擴(kuò)展組）芯片的字節(jié)數(shù)K

小于構(gòu)成存儲器的字節(jié)數(shù)M時，要進(jìn)行字節(jié)數(shù)的擴(kuò)展15舉例：用16K8

位芯片組成64K8

位的存儲器16由16K8

位芯片組成64K8

位存儲器中各芯片地址空間分配表4321地址說明片內(nèi)地址A13A12A11……A2A1A0高位地址A15A14地址片號地址分配表最低地址：C000H最高地址：FFFFH000……000

111……1111111最低地址：8000H最高地址：BFFFH000……000111……1111010最低地址：4000H最高地址：7FFFH000……000

111……1110101最低地址：0000

H最高地址：3FFFH000……000111……1110000174、需要的芯片數(shù)為：M/K

×N/L

擴(kuò)展舉例：用1K4

位的2114芯片組成4K8

位的存儲器三、字、位同時擴(kuò)展：芯片字長L

小于

存儲器要求的字長N時，L<N

進(jìn)行位擴(kuò)展芯片字節(jié)數(shù)K

小于存儲器要求的字節(jié)數(shù)M時，K<M

進(jìn)行字節(jié)數(shù)擴(kuò)展擴(kuò)展原則：1、先按位擴(kuò)展：片內(nèi)地址線、控制線CS、OE、WE等并聯(lián)

由

N/L個芯片一組，構(gòu)成一個位擴(kuò)展組2、將每個位擴(kuò)展組當(dāng)做一個K×N的芯片進(jìn)行字節(jié)擴(kuò)展片（組）內(nèi)地址線、讀寫控制線OE、WE等并聯(lián)3、片選線CS要單獨(dú)連接（多余的地址線經(jīng)譯碼后和其相連）18舉例：用1K4

位的2114芯片組成4K8

位的存儲器Y0Y1Y2Y319由1K4位芯片組成4K8

位存儲器中各芯片地址空間分配表4321地址說明片（組）內(nèi)地址A9A8A7……A2A1A0高位地址A11A10地址片(組)號最低地址：C00H最高地址：FFFH

000……000111……1111111最低地址：800H最高地址：BFFH

000……000111……1111010最低地址：400H最高地址：7FFH

000……000111……1110101最低地址：000

H最高地址：3FFH

00

0……000

111……1110000205.3.2存儲器與微處理器CPU的連接一、存儲器與系統(tǒng)之間通過DB、CB、AB三大總線進(jìn)行連接：★系統(tǒng)地址總線中高位地址線通過適當(dāng)?shù)淖g碼電路產(chǎn)生片選信號，根據(jù)對存儲器地址范圍的要求，連接到相應(yīng)芯片的片選信號端；

實(shí)現(xiàn)正確的存儲器地址空間分配。讀信號RD、寫信號WR、存儲器/輸入輸出控制信號M/IO、地址鎖存信號ALE、數(shù)據(jù)允許信號DEN、數(shù)據(jù)收發(fā)信號DT/R、高位數(shù)據(jù)允許信號

BHE

；最大模式下的信號MRDC（讀）、MVTC（寫）信號。1、數(shù)據(jù)線的連接：應(yīng)使存儲器與CPU的數(shù)據(jù)線相匹配2、控制線的連接：保證產(chǎn)生正確的讀寫操作，主要的控制線有3、地址線的連接：★

系統(tǒng)地址總線中低位地址與存芯片器的地址相連；218086CPU構(gòu)成的最小模式系統(tǒng)22二、存儲器系統(tǒng)設(shè)計(jì)舉例：1、在8086最小模式下，用二片6116（2K×8位）存儲芯片組成2K×16位的存儲器，高位地址線不參與譯碼。D7～D0

6116A10～A0OEWECED15～D8A11～A1RDWRA0BHE

6116A10～A0OEWECE6116與8086CPU的連接A19～A1223由2K8位芯片組成2K16

位存儲器中各芯片地址空間分配表不能確定不能確定地址說明片內(nèi)地址（6116）A11A10A9……A3A2A1A0高位地址A19…A12地址存在“地址重疊”現(xiàn)象——地址不確定地址范圍：××000H××FFFH

00

0……0000

111……1111

X…XX…X地址范圍：××

000

H××FFFH00

0……0000

111……1111X…XX…X為保證存儲器的地址確定，高位地址線必須參與譯碼24用1片27128（16K×8位）EPROM和2片6264（8K×8位）RAM存儲芯片。

27128的片內(nèi)地址：00000H～03FFFH6264的片內(nèi)地址：00000H～01FFFH2＃62641＃626427128芯片A19A18A17A16芯片地址范圍A11A10……

A1A0A15A14A13A12高位地址線采用譯碼法后，地址是唯一的。2、在8088最小模式下，組成32K×8位的存儲器：高位地址線采用譯碼法，27128的地址從20000H開始

6264的地址從30000H開始00110011001100110010001032000H33FFFH

00……0011……11

0010

001130000H31FFFH

00……0011……110000

0001

20000H23FFFH

00……0011……110000

0011

25263、將上述地址改為：

27128的地址為：00000H～03FFFH1＃6264的地址為：04000H～05FFFH2＃6264的地址為：06000H～07FFFH地址分配表如下：芯片A19A18A17A16A15A14A13A12A11A10……

A1A0芯片地址范圍27128000000000000

0011

00……0011……11

00000H03FFFH1＃6264000000000100

0101

00……0011……1104000H05FFFH2＃6264000000000110

0111

00……0011……11

06000H07FFFH274、分析下圖：8086最小模式系統(tǒng)下24K存儲器的地址范圍28地址分配表如下：27641＃62642＃6264芯片A19A18A17A16芯片地址范圍A11A10……

A1A0A15A14A13A120011001100110011001100113E000H3FFFFH

00……0011……11

1110

1111

32000H33FFFH

00……0011……1

1

0010

0011

30000H31FFFH

00

……

00

11……11

0000

0001

295、在8088最小模式下，組成24K×8位的存儲器：芯片同上6264的地址范圍為：F0000H～F3FFFH2764的地址范圍為：FE000H～FFFFFH地址分配表如下：27642＃62641＃6264芯片A19A18A17A16芯片地址范圍A11A10……

A1A0A15A14A13A12用1片2764（8K×8位）ROM和2片6264（8K×8位）RAM存儲芯片。

高位地址線采用譯碼法，要求的地址范圍為：111111