第3章邏輯門電路

3.邏輯門電路3.1MOS邏輯門電路3.2

TTL邏輯門電路（略）*3.3

射極耦合邏輯門電路(自學(xué))*3.4

砷化鎵邏輯門電路(自學(xué))3.5

邏輯描述中的幾個問題3.6

邏輯門電路使用中的幾個實際問題教學(xué)基本要求：1、了解半導(dǎo)體器件的開關(guān)特性。2、熟練掌握基本邏輯門（與、或、與非、或非、異或門）、三態(tài)門、OD門（OC門）和傳輸門的邏輯功能。3、學(xué)會門電路邏輯功能分析方法。4、掌握邏輯門的主要參數(shù)及在應(yīng)用中的接口問題。3.1MOS邏輯門3.1.1

數(shù)字集成電路簡介3.1.2

邏輯門的一般特性3.1.3

MOS開關(guān)及其等效電路3.1.4

CMOS反相器3.1.5

CMOS邏輯門電路3.1.6

CMOS漏極開路門和三態(tài)輸出門電路3.1.7

CMOS傳輸門3.1.8

CMOS邏輯門電路的技術(shù)參數(shù)3.1.1數(shù)字集成電路簡介概述:TTL電路問世幾十年來，經(jīng)過電路結(jié)構(gòu)的不斷改進和集成工藝的逐步完善，至今仍廣泛應(yīng)用，幾乎占據(jù)著數(shù)字集成電路領(lǐng)域的半壁江山。把若干個有源器件和無源器件及其連線，按照一定的功能要求，制做在同一塊半導(dǎo)體芯片上，這樣的產(chǎn)品叫集成電路。若它完成的功能是邏輯功能或數(shù)字功能，則稱為邏輯集成電路或數(shù)字集成電路。最簡單的數(shù)字集成電路是集成邏輯門。集成邏輯門，按照其組成的有源器件的不同可分為兩大類：一類是雙極性晶體管邏輯門；另一類是單極性絕緣柵場效應(yīng)管邏輯門，簡稱MOS門。雙極性晶體管邏輯門主要有TTL門(晶體管-晶體管邏輯門)、ECL門(射極耦合邏輯門)和IIL門(集成注入邏輯門)等。單極性MOS門主要有PMOS門(P溝道增強型MOS管構(gòu)成的邏輯門)、NMOS門(N溝道增強型MOS管構(gòu)成的邏輯門)和CMOS門(利用PMOS管和NMOS管構(gòu)成的互補電路構(gòu)成的門電路，故又叫做互補MOS門。1、邏輯門:實現(xiàn)基本邏輯運算和復(fù)合邏輯運算的單元電路。2、邏輯門電路的分類二極管門電路三極管門電路TTL門電路MOS門電路PMOS門CMOS門邏輯門電路分立門電路集成門電路NMOS門

根據(jù)制造工藝不同可分為單極型和雙極型兩大類。門電路中晶體管均工作在開關(guān)狀態(tài)。首先介紹晶體管和場效應(yīng)管的開關(guān)特性。然后介紹兩類門電路。注意：各種門電路的工作原理，只要求一般掌握；而各種門電路的外部特性和應(yīng)用是要求重點。當(dāng)代門電路（所有數(shù)字電路）均已集成化。（1）CMOS集成電路:廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路

4000系列74HC74HCT74VHC74VHCT速度慢與TTL不兼容抗干擾功耗低74LVC74VAUC速度加快與TTL兼容負載能力強抗干擾功耗低速度兩倍于74HC與TTL兼容負載能力強抗干擾功耗低低(超低)電壓速度更加快與TTL兼容負載能力強抗干擾功耗低

74系列74LS系列74AS系列

74ALS（2）TTL集成電路:廣泛應(yīng)用于中大規(guī)模集成電路3.1.2邏輯門電路的一般特性1.輸入和輸出的高、低電平2.噪聲容限3.傳輸延遲時間4.功耗5.延時功耗積6.扇入與扇出數(shù)正邏輯：高電平表示1，低電平表示0負邏輯：高電平表示0，低電平表示11.輸入和輸出的高、低電平門電路中以高/低電平表示邏輯狀態(tài)的1、0。而高/低電平都允許有一定的變化范圍。如74HC系列CMOS邏輯電路中，輸入電壓在3.5V-5.0V范圍對應(yīng)高電平邏輯1，而0V-1.5V范圍對應(yīng)低電平邏輯0。

vO

vI

驅(qū)動門G1

負載門G2

1

1

輸出高電平的下限值

VOH(min)輸入低電平的上限值VIL(max)輸入高電平的下限值VIH(min)輸出低電平的上限值

VOL(max)輸出高電平+VDD

VOH(min)VOL(max)

0

G1門vO范圍

vO

輸出低電平

輸入高電平VIH(min)

VIL(max)

+VDD

0

G2門vI范圍

輸入低電平

vI

詳見教材70頁的表3.1.2不同系列的集成電路，輸入和輸出為邏輯1或0所對應(yīng)的電壓范圍也不同。一般廠家在數(shù)據(jù)手冊中都給出如下4種邏輯電平參數(shù)：VNH

—當(dāng)前一級門輸出高電平的最小值時允許負向噪聲電壓的最大值。負載門輸入高電平時的噪聲容限：VNL—當(dāng)前一級門輸出低電平的最大值時允許正向噪聲電壓的最大值負載門輸入低電平時的噪聲容限：2.

噪聲容限506VNH=VOH(min)－VIH(min)

VNL=VIL(max)－VOL(max)在保證輸出電平不變的條件下，輸入電平允許波動的范圍。它表示門電路的抗干擾能力。

1

驅(qū)動門

vo

1

負載門

vI

噪聲

類型參數(shù)74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.93.傳輸延遲時間傳輸延遲時間是表征門電路開關(guān)速度的參數(shù)，它說明門電路在輸入脈沖波形的作用下，其輸出波形相對于輸入波形延遲了多長的時間。CMOS電路傳輸延遲時間

tPHL

輸出

50%

90%

50%

10%

tPLH

tf

tr

輸入

50%

50%

10%

90%

4.功耗靜態(tài)功耗：指的是當(dāng)電路沒有狀態(tài)轉(zhuǎn)換時的功耗，即門電路空載時電源總電流ID與電源電壓VDD的乘積。5.延時功耗積是速度功耗綜合性的指標(biāo).延時功耗積，用符號DP表示 扇入數(shù)：取決于邏輯門的輸入端的個數(shù)。如：一個3輸入端的與非門，其扇入數(shù)NI為3。6.扇入與扇出數(shù)動態(tài)功耗：指的是電路在輸出狀態(tài)轉(zhuǎn)換時的功耗，對于TTL門電路來說，靜態(tài)功耗是主要的。CMOS電路的靜態(tài)功耗非常低，CMOS門電路有動態(tài)功耗扇出數(shù)：是指其在正常工作情況下，所能帶同類門電路的最大數(shù)目。

（a)帶拉電流負載當(dāng)驅(qū)動門輸出高電平時，將有電流IOH從驅(qū)動門拉出而流入負載門。若負載門的個數(shù)增加，總的拉電流將增加，會引起輸出高電壓的降低。但不得低于輸出高電平的下限值，這就限制了負載門的個數(shù)。

高電平扇出數(shù):IOH:驅(qū)動門輸出端的高電平電流IIH:負載門的輸入電流。負載門的輸入電流(b)帶灌電流負載當(dāng)驅(qū)動門輸出低電平時，負載電流IOL流入驅(qū)動門，它是負載門輸入端電流IIL之和。當(dāng)負載門的個數(shù)增加時，總的灌電流IOL將增加，同時也將引起輸出低電壓VOL的升高。故當(dāng)輸出為低電平，并且保證不超過輸出低電平的上限值時，驅(qū)動門所能驅(qū)動同類門的個數(shù)為：IOL

：驅(qū)動門的輸出低電平電流 IIL：負載門輸入端電流 一般要計算才能得到扇出數(shù)，詳見教材74頁。電路類型電源電壓/V傳輸延遲時間/ns靜態(tài)功耗/mW功耗－延遲積/mW-ns直流噪聲容限輸出邏輯擺幅/VVNL/VVNH/VTTLCT54/74＋510151501.22.23.5CT54LS/74LS＋57.52150.40.53.5HTL＋158530255077.513ECLCE10K系列－5.2225500.1550.1250.8CE100K系列－4.50.7540300.1350.1300.8CMOSVDD=5V＋5455×10－3225×10－32.23.45VDD=15V＋151215×10－3180×10－36.59.015高速CMOS＋581×10－38×10－31.01.55各類數(shù)字集成電路主要性能參數(shù)的比較3.1.3

MOS開關(guān)及其等效電路：MOS管工作在可變電阻區(qū)，輸出低電平:MOS管截止，輸出高電平（1）當(dāng)υI

<VT（2）當(dāng)υI

>VT（a）N溝道MOS管開關(guān)電路（b）N溝道MOS管的輸出特性曲線：iD=f(VDS)對應(yīng)不同的VGS下的一組曲線。Vi=VGs.Vo=VDs漏極d柵極g源極s開啟電壓（閥值電壓）：開始形成溝道時的柵極電壓。Vo（Vds）與iD（漏極和源極之間的電流）之間的關(guān)系直流負載線：VGS<VT，iD=0,:iD

基本上由VGS決定，與VDS

關(guān)系不大:當(dāng)VDS較低（近似為0）,VGS一定時,

這個電阻受VGS控制、可變。(恒流區(qū))1.MOS管的開關(guān)作用故：MOS管D-S間相當(dāng)于一個由VI（vGS）控制的無觸點開關(guān)。MOS管工作在可變電阻區(qū)，相當(dāng)于開關(guān)“閉合”，輸出為低電平。MOS管截止，相當(dāng)于開關(guān)“斷開”，輸出為高電平。a.當(dāng)輸入為低電平時：b.當(dāng)輸入為高電平時：MOS管輸入波形MOS管輸出波形2.MOS管的開關(guān)特性見右圖：由于MOS管的中電容的存在，使其在導(dǎo)通和閉合兩狀態(tài)間轉(zhuǎn)換時，會受到電容充放電過程的影響。故輸出電壓的波形與輸入端的理想波形已不一樣。（上下沿變緩；滯后）1.工作原理N溝道管開啟電壓VGS(th)N記為VTN;P溝道管開啟電壓VGS(th)P記為VTP;要求滿足VDDVTN+|VTP|;輸入低電平為0V；高電平為VDD;（1）輸入為低電平0V時；T2截止；T1導(dǎo)通。iD=0，=VDD;（2）輸入為高電平VDD時；T1截止；T2導(dǎo)通。iD=0，=0V;結(jié)論：輸入與輸出間是邏輯非關(guān)系。3.1.4CMOS反相器104由N溝道和P溝道兩種MOSFET組成的電路稱為互補MOS或CMOS電路。TPTN柵極接在一起漏極接在一起

特點：靜態(tài)功耗近似為0；電源電壓可在很寬的范圍內(nèi)選取。

在正常工作狀態(tài)，T1與T2輪流導(dǎo)通，即所謂互補狀態(tài)。

CC4000系列CMOS電路的VDD可在3－18V之間選取。AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0V

0V-10V截止導(dǎo)通10V10V10V

0V導(dǎo)通截止0V若VTN=2V，VTP=-2V，邏輯圖邏輯表達式vi(A)0vO(L)1邏輯真值表10有：P溝道MOS管輸出特性曲線輸入高電平時的工作情況輸入低電平時的工作情況TP為負載管時：VTN電壓傳輸特性2.電壓傳輸特性和電流傳輸特性T2截止，T1導(dǎo)通。T1截止，T2導(dǎo)通總有一只MOS管截止，故iD接近0值總有一個MOS管工作在飽和區(qū)，另一個管工作在可變電阻區(qū)。故iD較大功耗大閾值電壓閾值電壓為VDD

的一半，特性對稱特點：轉(zhuǎn)折區(qū)變化率大，特性更接近理想開關(guān)。輸入電壓為VDD/2時，iD較大，因此不應(yīng)使其長期工作在CD段。在動態(tài)情況下，電路的狀態(tài)會通過BE段，使動態(tài)功耗不為0；而且輸入信號頻率越高，動態(tài)功耗也越大，這成為限制電路扇出系數(shù)的主要因素。3.CMOS反相器的工作速度由于電路具有互補對稱的性質(zhì)，它的開通時間（充電過程）與關(guān)閉時間（放電過程）是相等的。平均延遲時間：10ns。

CMOS反相器用于驅(qū)動其他MOS器件時，帶電容負載。負載電容充電A

BTN1TP1

TN2TP2L00011011截止導(dǎo)通截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通1110與非門1.CMOS與非門vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&VTN=2VVTP=-2V0V10VN輸入的與非門的電路?輸入端增加有什么問題?3.1.5CMOS邏輯門204詳見教材80頁特點：N溝道管串聯(lián)、P溝道管并聯(lián)。L=AB或非門2.CMOS或非門+VDD+10VTP1TN1TN2TP2ABLA

B

TN1TP1TN2TP2L00011011截止導(dǎo)通截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通1000AB≥10V10VVTN=2VVTP=-2VN輸入的或非門的電路的結(jié)構(gòu)?輸入端增加有什么問題?特點：N溝道管并聯(lián)、P溝道管串聯(lián)。詳見教材80頁3.異或門電路=A⊙B4.輸入保護電路和緩沖電路

CMOS邏輯門通常要接輸入、輸出保護電路和緩沖電路，以規(guī)范電路的輸入和輸出邏輯電平。即采用緩沖電路能統(tǒng)一參數(shù)，使不同內(nèi)部邏輯集成邏輯門電路具有相同的輸入和輸出特性。二極管保護電路靜電保護二極管（1）輸入端保護電路:(a)0<vI<VDD+vDF(b)vI>

VDD+vDF

二極管導(dǎo)通電壓：vDF(c)vI

<

-

vDF

當(dāng)輸入電壓不在正常電壓范圍時,二極管導(dǎo)通，限制了電容兩端電壓的增加,保護了輸入電路。D1、D2截止D1導(dǎo)通,D2截止vG

=

VDD+vDFD2導(dǎo)通,D1截止vG=

-

vDF

RS和MOS管的柵極電容組成積分網(wǎng)絡(luò)，使輸入信號的過沖電壓延遲且衰減后到柵極。

D2---分布式二極管(iD大)MOS管的柵極電位（2）CMOS邏輯門的緩沖電路輸入、輸出端加了反相器作為緩沖電路，所以電路的邏輯功能也發(fā)生了變化?；蚍情T增加了緩沖器后的邏輯功能為與非功能?；具壿嬰娐份敵鼍彌_電路輸入緩沖電路（或非門）1.CMOS漏極開路門（1）CMOS漏極開路門的提出線與是指具有高阻輸出的器件（各類門電路），直接連接，自動完成“與”邏輯的功能的連接方式。即“輸出短接”。線與在一定情況下會產(chǎn)生低阻通路，大電流有可能導(dǎo)致器件的損毀，并且無法確定輸出是高電平還是低電平。這一問題可以采用漏極開路（OD）門來解決。

漏極開路是指CMOS門輸出電路只有NMOS管，且其漏極是開路的。

3.1.6CMOS漏極開路（OD）門和三態(tài)輸出門電路+VDDTN1TN2AB+VDDAB01注：普通CMOS門不能接成“線與”形式。低阻通路（2）漏極開路的與非門電路結(jié)構(gòu)與邏輯符號(c)可以實現(xiàn)“線與”功能;+VDDVSSTP1TN1TP2TN2ABL電路邏輯符號(b)與非邏輯不變漏極開路門輸出連接(a)工作時必須外接電源和電阻;漏極開路的符號漏極開路輸出(3)上拉電阻對OD門動態(tài)性能的影響

Rp的值愈小，負載電容的充電時間常數(shù)亦愈小，因而開關(guān)速度愈快。但功耗大,且可能使輸出電流超過允許的最大值IOL(max）

。電路帶電容負載10CL

Rp的值大，可保證輸出電流不能超過允許的最大值IOL(max）、功耗小。但負載電容的充電時間常數(shù)亦愈大，開關(guān)速度因而愈慢。

最不利的情況：只有一個OD門導(dǎo)通，輸出為低電平；其他門截止，輸出為高電平時，負載電流將全部流向?qū)ǖ腛D門。110為保證低電平輸出OD門的輸出電流不能超過允許的最大值IOL(max)且VO=VOL(max），RP不能太?。ù藭rRP起限流作用）。(a)當(dāng)VO=VOL+VDDIILRP&&&&n…&m&…kIIL（total)IOL（max)流過RP的電流（4）上拉電阻的計算506(b)當(dāng)VO=VOH+VDDRP&&&&n…&m&…111IIH（total)I0Z（total)當(dāng)所有OD門輸出均為高電平時，為使得高電平不低于規(guī)定的VOH的最小值，則Rp的選擇不能過大。故Rp的最大值Rp(max)：

全部負載門輸入高電平時的輸入電流總和全部驅(qū)動門輸出高電平時的漏電流總和實際上，RP的值選在RP(min)和RP(max)之間。若要速度快，選RP接近RP（min)的標(biāo)準(zhǔn)值；若要電路功耗小，則選RP接近RP(max)的標(biāo)準(zhǔn)值。(詳見教材86頁的例3.1.1）2.三態(tài)（TSL）輸出門電路利用OD門雖然可以實現(xiàn)線與的功能，但外接電阻的選擇要受到一定的限制而不能取的太小，因此影響了工作速度。并且它省去了有源負載，使得帶負載能力下降。為保持推拉式輸出級的優(yōu)點，又能作線與連接，人們又開發(fā)了三態(tài)輸出門電路。其輸出除了具有一般門的高、低電平兩態(tài)外，還有高阻抗的第三狀態(tài)，稱為高阻態(tài)或禁止態(tài)。10011截止導(dǎo)通111高阻

×0輸出L輸入A使能EN001100截止導(dǎo)通010截止截止X1該電路的邏輯功能：高電平有效的同相邏輯門。除此之外，還有其他形式的電路結(jié)構(gòu)。01

104

普通門的輸出只有兩種狀態(tài)——邏輯0和邏輯1，這兩種狀態(tài)都是低阻輸出。三態(tài)邏輯(TSL)輸出門除了具有這兩個狀態(tài)外，還具有高阻輸出的第三狀態(tài)(或稱禁止?fàn)顟B(tài))，這時輸出端相當(dāng)于懸空。如下圖：或非門3.1.7CMOS傳輸門(雙向模擬開關(guān))1.CMOS傳輸門電路電路邏輯符號υI

/υO(shè)υo/υIC等效電路

CMOS傳輸門由一個P溝道和一個N溝道增強型MOSFET并聯(lián)而成（如下圖）。由于TN和TP是對稱結(jié)構(gòu)的器件，它們的漏極和源極是可互換的，因而傳輸門的輸入和輸出端可以互換使用，即為雙向器件。柵極控制電壓為互補信號DSDS2.CMOS傳輸門電路的工作原理

設(shè)TP:|VTP|=2V，TN:VTN=2VI的變化范圍為0V到+5V。

0V+5V0V到+5VTN截止，開關(guān)斷開，不能轉(zhuǎn)送信號TP截止（1）當(dāng)c=0，c=1時c=0=0V，c

=1=+5V

C

TP

vO/vI

vI/vO

+5V

0V

TN

C

+5V0VVI在0-+3V的范圍內(nèi)b、VI在VT-VDD范圍變化時,即：

VI在+2V-+5V的范圍內(nèi)，TP導(dǎo)通。故：VI在0-VDD（0-+5V）范圍內(nèi)變化時，至少有一只管子是導(dǎo)通的。使VO=VI，這相當(dāng)于開關(guān)接通。TN導(dǎo)通a、VI由0-（VDD-VT）范圍變化時，即：(2)當(dāng)c=VDD，c=0時:例：傳輸門組成的數(shù)據(jù)選擇器C=0TG1導(dǎo)通,TG2斷開

L=XTG2導(dǎo)通,TG1斷開

L=YC=13.傳輸門的應(yīng)用21CMOS邏輯集成器件發(fā)展使它的技術(shù)參數(shù)從總體上來說已經(jīng)達到或者超過TTL器件的水平。CMOS器件的功耗低、扇出數(shù)大，噪聲容限大，靜態(tài)功耗小，動態(tài)功耗隨頻率的增加而增加。參數(shù)系列傳輸延遲時間tpd/ns(CL=15pF)功耗(mW)延時功耗積(pJ)4000B751(1MHz)10574HC101.5(1MHz)1574HCT131(1MHz)13BiCMOS2.90.0003~7.50.00087~223.1.8CMOS邏輯門電路的技術(shù)參數(shù)CMOS門電路各系列的性能比較3.2TTL邏輯門（略）3.2.1

BJT的開關(guān)特性3.2.2基本BJT反相器的動態(tài)特性3.2.3

TTL反相器的基本電路3.2.4

TTL邏輯門電路3.2.5

集電極開路門和三態(tài)門3.2.6

BiMOS門電路3.5.1正負邏輯問題3.5邏輯描述中的幾個問題3.5.2基本邏輯門的等效符號及其應(yīng)用3.5.1正負邏輯問題1.正負邏輯的規(guī)定

01

10正邏輯負邏輯3.5邏輯描述中的幾個問題正邏輯體制:將高電平用邏輯1表示，低電平用邏輯0表示負邏輯體制:將高電平用邏輯0表示，低電平用邏輯1表示

A

B

L

1

1

0

1

0

0

0

1

0

0

0

1

___與非門A

B

L

0

0

1

0

1

1

1

0

1

1

1

0

某電路輸入與輸出電平表A

B

L

L

L

H

L

H

H

H

L

H

H

H

L

采用正邏輯___或非門采用負邏輯與非

或非負邏輯正邏輯2.

正負邏輯等效變換

與

或非

非3.5.2基本邏輯門電路的等效符號及其應(yīng)用1.基本邏輯門電路的等效符號與非門及其等效符號系統(tǒng)輸入信號中，有的是高電平有效，有的是低電平有效。低電平有效，輸入端加小圓圈；高電平有效，輸入端不加小圓圈。或非門及其等效符號

2.邏輯門等效符號的應(yīng)用利用邏輯門等效符號，可實現(xiàn)對邏輯電路進行變換，以簡化電路，能減少實現(xiàn)電路的門的種類。

控制電路3.邏輯門等效符號強調(diào)低電平有效L=0下圖是一個可以控制數(shù)據(jù)傳輸?shù)碾娐?。允許信號請求信號輸入、輸出均為低有效的與門實際是或門的等效符號，在此用等效符號是為了強調(diào)低電平有效有效輸出信號有效輸入信號詳見教材110-111頁描述。如RE、AL都要求高電平有效，EN高電平有效如RE、AL都要求低電平有效，EN高電平有效如RE、AL都要求高電平有效，EN低電平有效可用或非門實現(xiàn)3.6

邏輯門電路使用中的幾個實際問題3.6.1

各種門電路之間的接口問題3.6.2

門電路帶負載時的接口問題（1）驅(qū)動器件的輸出電壓必須處在負載器件所要求的輸入電壓范圍，包括高、低電壓值（屬于電壓兼容性的問題）。在數(shù)字電路或系統(tǒng)的設(shè)計中，往往將TTL和CMOS兩種器件混合使用，以滿足工作速度或者功耗指標(biāo)的要求。由于每種器件的電壓和電流參數(shù)各不相同，因而在這兩種器件連接時，要滿足驅(qū)動器件和負載器件以下兩個條件：（2）驅(qū)動器件必須對負載器件提供足夠大的拉電流和灌電流（屬于門電路的扇出數(shù)問題）。3.6.1各種門電路之間的接口問題1.驅(qū)動器件和負載器件連接時要滿足的兩個條件vOvI驅(qū)動門

負載門1

1

VOH(min)vO

VOL(max)

vI

VIH(min)VIL(max)

（1）負載器件所要求的輸入電壓VOH(min)≥VIH(min)VOL(max)≤VIL(max)灌電流IILIOLIIL拉電流IIHIOHIIH10111…1n個01110…1n個（2）對負載器件提供足夠大的拉電流和灌電流

IOH(max)≥IIH(total)IOL(max)≥IIL(total)（2）驅(qū)動電路必須能為負載電路提供足夠的驅(qū)動電流。

驅(qū)動電路負載電路1）VOH(min)≥VIH(min)2）VOL(max)≤VIL(max)4）IOL(max)≥IIL(total)（1）驅(qū)動電路必須能為負載電路提供合乎相應(yīng)標(biāo)準(zhǔn)的高、低電平；

IOH(max)≥IIH(total)3）結(jié)論：2.CMOS門驅(qū)動TTL門VOH（min)=4.9VVOL(max)=0.1VTTL門（74系列）：VIH(min)=2VVIL(max)=0.8VIOH（max)=-0.51mAIIH（max)=20AVOH(min)≥VIH(min)VOL(max)≤VIL(max)帶拉電流負載輸出、輸入電壓帶灌電流負載?CMOS門(4000系列）：IOL（max)=0.51mAIIL（max)=-0.4mA，IOH(max)≥IIH(total)例

用一個74HC00與非門電路驅(qū)動一個74系列TTL反相器和六個74LS系列邏輯門電路。試驗算此時的CMOS門電路是否過載？VOH（min)=3.84V，VOL(max)=0.33VIOH（max)=-4mAIOL（max)=4mA74HC00：IIH（max)=0.04mAIIL（max)=1.6mA74系列：VIH（min)=2V，VIL(max)=0.8V&111…CMOS門74系列74LS系列74LS系列IIL（max)=-0.4mA，IIH（max)=0.02mA，VOH(min)≥VIH(min)VOL(max)≤VIL(max)總的輸入電流IIL(total)=1.6mA+60.4mA=4mA灌電流情況

拉電流情況

74HC00:IOH(max)=4mA74系列反相器:IIH(max)=0.04mA74LS門：IIH(max)=0.02mA總的輸入電流IIH(total)=0.04mA+60.02mA=0.16mA

74HC00:

IOL(max)=4mA74系列反相器:IIL(max)=1.6mA74LS門：IIL(max)=0.4mA故CMOS驅(qū)動TTL門電路未過載。但灌電流時剛滿足條件，而在實際設(shè)計中要考慮留出一定的余量，即需要增加帶灌電流的能力?？稍贑MOS門后加一個TTL系列的同相緩沖器（因其IOL(max)比CMOS的IOL(max)

大的多）作驅(qū)動器。&111…CMOS門

74系列74LS系列3.TTL門驅(qū)動CMOS門(如74HC）204VOH(min)=2.7V

VIH(min)為3.5VTTL（74LS）：CMOS（74HC）：其他參數(shù)都能滿足，只有VOH(min)≥VIH(min)不滿足。為解決該問題，常在TTL輸出端與+5V電源之間接一個上拉電阻RP。（

IO

：TTL輸出級T3截止管的漏電流）因這兩個電流都很小，如RP取值不大，該項可忽略結(jié)論：

TTL驅(qū)動74HCT系列CMOS時，不需另加接口電路。即常常用74HCT系列器件當(dāng)接口電路，以省去上拉電阻。1.用門電路直接驅(qū)動顯示