第7章中規(guī)模通用集成電路及其應(yīng)用

第七章中規(guī)模通用集成電路及其應(yīng)用

第七章中規(guī)模通用集成電路及其應(yīng)用1SSI中僅是基本器件(如邏輯門或觸發(fā)器)的集成MSI中已是邏輯部件(如譯碼器、寄存器等)的集成LSI和VLSI中則是一個數(shù)字子系統(tǒng)或整個數(shù)字系統(tǒng)(如微處理器)的集成。采用中、大規(guī)模集成電路組成數(shù)字系統(tǒng)具有體積小、功耗低、可靠性高等優(yōu)點(diǎn)，且易于設(shè)計、調(diào)試和維護(hù)第七章中規(guī)模通用集成電路及其應(yīng)用27.1常用中規(guī)模組合邏輯電路第七章中規(guī)模通用集成電路及其應(yīng)用一、定義

二進(jìn)制并行加法器：是一種能并行產(chǎn)生兩個二進(jìn)制數(shù)算術(shù)和的組合邏輯部件。

7.1.1二進(jìn)制并行加法器

3二、類型及典型產(chǎn)品按其進(jìn)位方式的不同，可分為串行進(jìn)位二進(jìn)制并行加法器和超前進(jìn)位二進(jìn)制并行加法器兩種類型。41．串行進(jìn)位二進(jìn)制并行加法器：

由全加器級聯(lián)構(gòu)成，高位的進(jìn)位輸出依賴于低位的進(jìn)位輸入。典型芯片有四位二進(jìn)制并行加法器T692。

第七章中規(guī)模通用集成電路及其應(yīng)用5四位串行進(jìn)位二進(jìn)制并行加法器T692的結(jié)構(gòu)框圖如下圖所示。FA3

FA2

FA1

F4

F3

F2

F1

C0

C1

C2

C3

FC4

B1

A1

B2

A2

B3

A3

B4

A4

T692的結(jié)構(gòu)框圖FA4

6串行進(jìn)位二進(jìn)制并行加法器的特點(diǎn)：優(yōu)點(diǎn)：電路結(jié)構(gòu)簡單缺點(diǎn)：運(yùn)算速度較慢，而且位數(shù)越多，速度就越低。如何提高加法器的運(yùn)算速度?

使各位的進(jìn)位直接由加數(shù)和被加數(shù)來決定，而不需依賴低位進(jìn)位。由此引出超前進(jìn)位二進(jìn)制加法器。第七章中規(guī)模通用集成電路及其應(yīng)用72．超前進(jìn)位二進(jìn)制并行加法器：

根據(jù)輸入信號同時形成各位向高位的進(jìn)位，然后同時產(chǎn)生各位的和。由全加器（P107）的結(jié)構(gòu)可知，第i位全加器的進(jìn)位輸出函數(shù)表達(dá)式。

第七章中規(guī)模通用集成電路及其應(yīng)用8令（進(jìn)位傳遞函數(shù)）（進(jìn)位產(chǎn)生函數(shù)）則有第七章中規(guī)模通用集成電路及其應(yīng)用9當(dāng)i=1、2、3、4時，可得到4位并行加法器各位的進(jìn)位輸出函數(shù)表達(dá)式為：1074283芯片的管腳排列圖如右圖所示。三、典型芯片——四位超前進(jìn)位二進(jìn)制并加法器

1．外部特性

第七章中規(guī)模通用集成電路及其應(yīng)用7428311說明：A4、A3、A2、A1-------二進(jìn)制被加數(shù)；B4、B3、B2、B1-------二進(jìn)制加數(shù)；F4、F3、F2、F1------相加產(chǎn)生的和數(shù)；C0------來自低位的進(jìn)位輸入；FC4------向高位的進(jìn)位輸出。122．邏輯符號

四位二進(jìn)制并行加法器邏輯符號如下圖所示。

第七章中規(guī)模通用集成電路及其應(yīng)用7428313二進(jìn)制并行加法器除實(shí)現(xiàn)二進(jìn)制加法運(yùn)算外，還可實(shí)現(xiàn)代碼轉(zhuǎn)換、二進(jìn)制減法運(yùn)算、二進(jìn)制乘法運(yùn)算、十進(jìn)制加法運(yùn)算等功能。

例1用4位二進(jìn)制并行加法器設(shè)計一個將8421碼轉(zhuǎn)換成余3碼的代碼轉(zhuǎn)換電路。

四、應(yīng)用舉例

第七章中規(guī)模通用集成電路及其應(yīng)用14實(shí)現(xiàn)給定功能的邏輯電路圖如下圖所示。

15例2用4位二進(jìn)制并行加法器設(shè)計一個4位二進(jìn)制并行加法/減法器。

第七章中規(guī)模通用集成電路及其應(yīng)用由運(yùn)算法則可歸納出電路功能為：當(dāng)M=0時執(zhí)行a4a3a2a1+b4b3b2b1+0(A+B)當(dāng)M=1時執(zhí)行a4a3a2a1++1(A-B)16實(shí)現(xiàn)給定功能的邏輯電路圖如下圖所示。第七章中規(guī)模通用集成電路及其應(yīng)用177.1.2譯碼器和編碼器

譯碼器(Decoder)和編碼器(Encoder)是數(shù)字系統(tǒng)中廣泛使用的多輸入多輸出組合邏輯部件。

第七章中規(guī)模通用集成電路及其應(yīng)用18一、譯碼器

譯碼器的功能是對具有特定含義的輸入代碼進(jìn)行“翻譯”，將其轉(zhuǎn)換成相應(yīng)的輸出信號。譯碼器的種類很多，常見的有二進(jìn)制譯碼器、二-十進(jìn)制譯碼器和數(shù)字顯示譯碼器。191．二進(jìn)制譯碼器

（1）定義

二進(jìn)制譯碼器：能將n個輸入變量變換成2n個輸出函數(shù)，且輸出函數(shù)與輸入變量構(gòu)成的最小項具有對應(yīng)關(guān)系的一種多輸出組合邏輯電路。

第七章中規(guī)模通用集成電路及其應(yīng)用20（2）特點(diǎn)二進(jìn)制譯碼器一般具有n個輸入端、2n個輸出端和一個(或多個)使能輸入端；使能輸入端為有效電平時，對應(yīng)每一組輸入代碼，僅一個輸出端為有效電平，其余輸出端為無效電平（值與有效電平相反)。21

常見的MSI二進(jìn)制譯碼器有2-4線(2輸入4輸出)譯碼器、3-8線(3輸入8輸出)譯碼器和4-16線(4輸入16輸出)譯碼器等。圖(a)、(b)所示分別是74138型3-8線譯碼器的管腳排列圖和邏輯符號。（3）典型芯片

22圖中，A2、A1、A0---輸入端；---輸出端；---使能端。2374138譯碼器真值表01111111

10111111

11011111

11101111

11110111

11111011

11111101

11111110

11111111

11111111

1000010001

10010

10011

10100

10101

10110

10111

0dddd

d1ddd輸出

輸入

S1A2A1A0

24

可見，當(dāng)時，無論A2、A1和A0取何值，輸出

┅中有且僅有一個為0(低電平有效)，其余都是1。25(4)應(yīng)用舉例二進(jìn)制譯碼器在數(shù)字系統(tǒng)中的應(yīng)用非常廣泛，它的典型用途是實(shí)現(xiàn)存儲器的地址譯碼。除此之外，還可用譯碼器實(shí)現(xiàn)各種組合邏輯功能。26例1用譯碼器74138和適當(dāng)?shù)呐c非門實(shí)現(xiàn)全減器的功能。全減器：能實(shí)現(xiàn)對被減數(shù)、減數(shù)及來自相鄰低位的借位進(jìn)行減法運(yùn)算，產(chǎn)生本位差及向高位借位的邏輯電路。27

解令：被減數(shù)用Ai表示、減數(shù)用Bi表示、來自低位的借位用Gi-1表示、差用Di表示、向相鄰高位的借位用Gi表示?？驁D如下：

差Di向高位借位Gi全減器被減數(shù)Ai減數(shù)Bi低位借位Gi-128全減器真值表

10

00

00

11

100

101

110

111

00

11

11

01

000

001

010

011

輸出

DiGi

輸入

AiBiGi-1

輸出

DiGi

輸入

AiBiGi-1

由真值表可寫出差數(shù)Di和借位Gi的邏輯表達(dá)式為：第七章中規(guī)模通用集成電路及其應(yīng)用297413830例2用譯碼器和與非門實(shí)現(xiàn)邏輯函數(shù)F(A,B,C,D)=∑m(2,4,6,8,10,12,14)實(shí)現(xiàn)方法：有4變量，需用4-16線譯碼器和與非門實(shí)現(xiàn)。如何實(shí)現(xiàn)4-16線譯碼器？采用3-8線譯碼器擴(kuò)展得來。3132作業(yè)P2267.4題332．二-十進(jìn)制譯碼器

功能：將4位BCD碼的10組代碼翻譯成10個十進(jìn)制數(shù)字符號對應(yīng)的輸出信號。

例如，常用芯片7442是一個將8421碼轉(zhuǎn)換成十進(jìn)制數(shù)字的譯碼器，芯片引腳圖和邏輯符號如下。34功能表十進(jìn)制數(shù)BCD輸入輸出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y90LLLLLHHHHHHHHH1LLLHHLHHHHHHHH2LLHLHHLHHHHHHH3LLHHHHHLHHHHHH4LHLLHHHHLHHHHH5LHLHHHHHHLHHHH6LHHLHHHHHHLHHH7LHHHHHHHHHHLHH8HLLLHHHHHHHHLH9HLLHHHHHHHHHHL35

該譯碼器的輸出為低電平有效。其次，對于8421碼中不允許出現(xiàn)的6個非法碼(1010～1111)，譯碼器輸出端～均無低電平信號產(chǎn)生，即譯碼器對這6個非法碼拒絕翻譯。36

功能:數(shù)字顯示譯碼器是驅(qū)動顯示器件(如數(shù)碼LED顯示管、液晶數(shù)碼管等)的核心部件，它可以將輸入代碼轉(zhuǎn)換成相應(yīng)數(shù)字，并在數(shù)碼管上顯示出來。

3．?dāng)?shù)字顯示譯碼器

第七章中規(guī)模通用集成電路及其應(yīng)用37（1）顯示譯碼器應(yīng)用

38（2）七段數(shù)碼顯示管內(nèi)部結(jié)構(gòu)共陽極顯示器共陰極顯示器abcdfge顯示器分段布局圖+5V39（3）七段共陰極顯示譯碼器7448引腳圖744840功能表41功能表（續(xù)）42功能說明（1）D、C、B、A——接收4位二進(jìn)制碼（2）a/b/c/d/e/f/g——驅(qū)動七段顯示器（3）——熄滅輸入/滅零輸出端（低電平有效）作為輸入端使用，當(dāng)時，顯示器七段均滅。作為輸出端使用，當(dāng)，且，且DCBA=0000時，，否則為1，用于多片7448芯片級聯(lián)。43（4）為燈測試輸入端，當(dāng)且時，顯示器七段均點(diǎn)亮，用于測試七段數(shù)碼管好壞。（5）為滅零輸入端，用來熄滅無意義的零。44第七章中規(guī)模通用集成電路及其應(yīng)用7448111110045

類型：編碼器按照被編信號的不同特點(diǎn)和要求，有各種不同的類型，最常見的有二-十進(jìn)制編碼器(又稱十進(jìn)制-BCD碼編碼器)和優(yōu)先編碼器。功能：編碼器的功能恰好與譯碼器相反，是對輸入信號按一定規(guī)律進(jìn)行編排，使每組輸出代碼具有其特定的含義。二、編碼器

第七章中規(guī)模通用集成電路及其應(yīng)用461．二-十進(jìn)制編碼器(1)功能：將十進(jìn)制數(shù)字0～9分別編碼成4位BCD碼。(2)結(jié)構(gòu)框圖：這種編碼器由10個輸入端代表10個不同數(shù)字，4個輸出端代表相應(yīng)BCD代碼。47結(jié)構(gòu)框圖如下：

二十進(jìn)制編碼器09BCD碼

……第七章中規(guī)模通用集成電路及其應(yīng)用

注意：二-十進(jìn)制編碼器的輸入信號是互斥的，即任何時候只允許一個輸入端為有效信號。最常見的有8421碼編碼器，例如，按鍵式8421碼編碼器（詳見教材P194中有關(guān)內(nèi)容）。482．優(yōu)先編碼器(1)功能：識別輸入信號的優(yōu)先級別，選中優(yōu)先級別最高的一個進(jìn)行編碼，實(shí)現(xiàn)優(yōu)先權(quán)管理。第七章中規(guī)模通用集成電路及其應(yīng)用49（2）特點(diǎn)優(yōu)先編碼器的各個輸入不是互斥的，它允許多個輸入端同時為有效信號。當(dāng)多個輸入信號有效時，它能識別輸入信號的優(yōu)先級別，并對其中優(yōu)先級別最高的一個進(jìn)行編碼，產(chǎn)生相應(yīng)的輸出代碼。50圖中，I0～I(xiàn)7為8個輸入端，QA、QB和QC為3位二進(jìn)制碼輸出，因此，稱它為8-3線優(yōu)先編碼器，第七章中規(guī)模通用集成電路及其應(yīng)用(3)典型芯片——74LS148

51外特性：輸入I0～I(xiàn)7和輸出QA、QB、QC的有效工作電平均為低電平。在I0～I(xiàn)7輸入端中，下角標(biāo)號碼越大的優(yōu)先級越高。

52●IS、OS、OEX用于工作狀態(tài)選擇和容量擴(kuò)展。

IS為工作狀態(tài)選擇端(或稱允許輸入端)，當(dāng)IS=0時，編碼器工作，反之不進(jìn)行編碼工作；OS為允許輸出端，當(dāng)允許編碼(即IS=0)而無信號輸入時，OS為0。OEX為編碼群輸出端，當(dāng)不允許編碼(即IS=1)，或者雖允許編碼(IS=0)但無信號輸入(即I0～I(xiàn)7均為1)時,OEX為1。第七章中規(guī)模通用集成電路及其應(yīng)用5374LS148真值表11111

11110

00001

00101

01001

01101

10001

10101

11001

11101

1dddddddd

011111111

0ddddddd0

0dddddd01

0ddddd011

0dddd0111

0ddd01111

0dd011111

0d0111111

001111111輸出

QCQBQAOEX

OS

輸入

ISI0I1I2I3I4I5I6I7

第七章中規(guī)模通用集成電路及其應(yīng)用547.1.3多路選擇器和多路分配器多路選擇器(Multiplexer)又稱數(shù)據(jù)選擇器或多路開關(guān)，常用MUX表示。它是一種多路輸入、單路輸出的組合邏輯電路。一、多路選擇器

第七章中規(guī)模通用集成電路及其應(yīng)用551．邏輯特性

(1)邏輯功能：從多路輸入中選中某一路送至輸出端，輸出對輸入的選擇受選擇控制量控制。一個具有2n路輸入和一路輸出的多路選擇器有n個選擇控制變量，控制變量的每種取值組合對應(yīng)選中一路輸入送至輸出。第七章中規(guī)模通用集成電路及其應(yīng)用56(2)構(gòu)成思想多路選擇器的構(gòu)成思想相當(dāng)于一個單刀多擲開關(guān)…輸入

輸出

572．典型芯片

常見的MSI多路選擇器有4路選擇器、8路選擇器和16路選擇器。(1)四路數(shù)據(jù)選擇器74153該芯片中有兩個4路選擇器。其中，D0～D3為數(shù)據(jù)輸入端；A1、A0為選擇控制端；Y為輸出端；G為使能端。

5859(2)四路數(shù)據(jù)選擇器74153的功能表（使能端G=0有效）

74153的功能表

D0

D1

D2

D3

D0ddd

dD1dd

ddD2d

dddD3

00

01

10

11

輸出

Y

數(shù)據(jù)輸入

D0D1D2D3

選擇控制輸入

A1A０

60(3)74153的輸出函數(shù)表達(dá)式

式中，mi為選擇變量A1、A0組成的最小項，Di為i端的輸入數(shù)據(jù)，取值等于0或1。61

類似地，可以寫出2n路選擇器的輸出表達(dá)式為

式中，mi為選擇控制變量An-1，An-2，…，A1，A0組成的最小項；Di為2n路輸入中的第i路數(shù)據(jù)輸入，取值0或1。3．應(yīng)用舉例

多路選擇器除完成對多路數(shù)據(jù)進(jìn)行選擇的基本功能外，在邏輯設(shè)計中主要用來實(shí)現(xiàn)各種邏輯函數(shù)功能。62一般方法：（1）將函數(shù)的n個變量依次連接到MUX的n個選擇變量端，并將函數(shù)表示成最小項之和的形式。若函數(shù)表達(dá)式中包含最小項mi，則相應(yīng)MUX的Di接1，否則Di接0。

例1用多路選擇器實(shí)現(xiàn)以下邏輯函數(shù)的功能：F(A,B,C)=∑m(2,3,5,6)第七章中規(guī)模通用集成電路及其應(yīng)用63第七章中規(guī)模通用集成電路及其應(yīng)用據(jù)此可作出用8路選擇器實(shí)現(xiàn)給定函數(shù)的邏輯電路圖，如右圖所示。64（2）用具有n個選擇控制變量的多路選擇器實(shí)現(xiàn)n+1個變量的函數(shù)一般方法：從n+1個變量中選擇n個變量作為MUX的選擇控制變量，并根據(jù)這n個變量將函數(shù)轉(zhuǎn)換成的形式，以確定數(shù)據(jù)輸入Di。假定剩余變量為X，則Di的取值只可能是0、1、X或四者之一。65例2采用4路數(shù)據(jù)選擇器實(shí)現(xiàn)以下邏輯函數(shù)的功能：F(A,B,C)=∑m(2,3,5,6)66當(dāng)函數(shù)的變量數(shù)比MUX的選擇控制變量數(shù)多兩個以上時，一般需要加適當(dāng)?shù)倪壿嬮T輔助實(shí)現(xiàn)。在確定各數(shù)據(jù)輸入時，通常借助卡諾圖。

(3)用具有n個選擇控制變量的多路選擇器實(shí)現(xiàn)n+1個以上變量的函數(shù)

67

例3用4路選擇器實(shí)現(xiàn)4變量邏輯函數(shù)F(A,B,C,D)=∑m(0,2,3,7,8,9,10,13)的邏輯功能。解用4路選擇器實(shí)現(xiàn)該函數(shù)時，應(yīng)從函數(shù)的4個變量中選出2個作為MUX的選擇控制變量。原則上講，這種選擇是任意的，但選擇合適時可使設(shè)計簡化。68①選用變量A和B作為選擇控制變量

步驟1：先用卡諾圖法化簡函數(shù)；步驟2：對最簡表達(dá)式進(jìn)行適當(dāng)變換，變成包含A、B的最小項與C、D相乘的形式；步驟3：根據(jù)上面表達(dá)式寫出Di的具體表達(dá)式。第七章中規(guī)模通用集成電路及其應(yīng)用69步驟1：先用卡諾圖法化簡函數(shù)；70步驟2：71步驟3：72二、多路分配器多路分配器(Demultiplexer)又稱數(shù)據(jù)分配器，常用DEMUX表示。多路分配器的結(jié)構(gòu)與多路選擇器正好相反，它是一種單輸入、多輸出組合邏輯部件，由選擇控制變量決定輸入從哪一路輸出。第七章中規(guī)模通用集成電路及其應(yīng)用73四路分配器功能表D000

0D00

00D0

000D

00

01

10

11

f0f1f2f3

A1A0

第七章中規(guī)模通用集成電路及其應(yīng)用由功能表可知，4路分配器的輸出表達(dá)式為式中，mi(i=0～3)是選擇控制變量的4個最小項。；；74應(yīng)用舉例：DEMUX與MUX聯(lián)用，實(shí)現(xiàn)多通道數(shù)據(jù)分時傳送75作業(yè)P2267.8題767.2.1計數(shù)器一、概述

1．什么是計數(shù)器？就常用的集成電路計數(shù)產(chǎn)品而言，可以對其定義如下：

計數(shù)器：是一種對輸入脈沖進(jìn)行計數(shù)的時序邏輯電路，被計數(shù)的脈沖信號稱作“計數(shù)脈沖”。第七章中規(guī)模通用集成電路及其應(yīng)用7.2常用中規(guī)模時序邏輯電路77第七章中規(guī)模通用集成電路及其應(yīng)用計數(shù)器中的“數(shù)”是用觸發(fā)器的狀態(tài)組合來表示的。

計數(shù)器在運(yùn)行時，所經(jīng)歷的狀態(tài)是周期性的，總是在有限個狀態(tài)中循環(huán)，通常將一次循環(huán)所包含的狀態(tài)總數(shù)稱為計數(shù)器的“?！薄?82、計數(shù)器分類(1)按其工作方式可分為同步計數(shù)器和異步計數(shù)器；(2)按其進(jìn)位制可分為二進(jìn)制計數(shù)器、十進(jìn)制計數(shù)器和任意進(jìn)制計數(shù)器；(3)按其功能又可分為加法計數(shù)器、減法計數(shù)器和加/減可逆計數(shù)器等。791．74193的管腳排列圖及邏輯符號

二、典型芯片

---四位二進(jìn)制同步可逆計數(shù)器74193

802．引腳功能813．功能表

表中，CLR為高電平，計數(shù)器清“0”；為低電平，計數(shù)器預(yù)置D、C、B、A輸入值；計數(shù)脈沖由CPU端輸入時，累加計數(shù)；計數(shù)脈沖由CPD端輸入時，累減計數(shù)。821．構(gòu)成模小于16的計數(shù)器

通過利用計數(shù)器的清除、預(yù)置等功能，可以很方便地實(shí)現(xiàn)模小于16的計數(shù)器。第七章中規(guī)模通用集成電路及其應(yīng)用三、74193應(yīng)用舉例74193的模為16。在實(shí)際應(yīng)用中，可根據(jù)需要用74193構(gòu)成模小于16或大于16的計數(shù)器的。83例如

用74193構(gòu)成模10加法計數(shù)器。解假設(shè)計數(shù)器的初始狀態(tài)為Q3Q2Q1Q0=0000，其狀態(tài)變化序列如下：0000→0001→0010→0011→0100

↑↓

1001←1000←0111←0110←0101

847419385第七章中規(guī)模通用集成電路及其應(yīng)用2．構(gòu)成模大于16的計數(shù)器

利用計數(shù)器的進(jìn)位輸出或借位輸出脈沖作為計數(shù)脈沖，可將多個4位計數(shù)器進(jìn)行級聯(lián)，并恰當(dāng)?shù)厥褂妙A(yù)置、清除等功能，構(gòu)成模大于16的任意進(jìn)制計數(shù)器。86例如

用兩片74193構(gòu)成模(147)10的加法計數(shù)器。

解

設(shè)計數(shù)器狀態(tài)變化序列為(0)10～(146)10，當(dāng)計數(shù)器狀態(tài)由(146)10變?yōu)?147)10=(10010011)2

時，令其回到(0)10狀態(tài)。根據(jù)74193的功能，可構(gòu)造出模(147)10加法計數(shù)器的邏輯電路圖。87第七章中規(guī)模通用集成電路及其應(yīng)用模(147)10加法計數(shù)器的邏輯電路如下圖所示。88寄存器：數(shù)字系統(tǒng)中用來存放數(shù)據(jù)或運(yùn)算結(jié)果的一種常用邏輯部件。

功能：中規(guī)模集成電路寄存器除了具有接收數(shù)據(jù)、保存數(shù)據(jù)和傳送數(shù)據(jù)等基本功能外，通常還具有左、右移位，串、并輸入，串、并輸出以及預(yù)置、清零等多種功能，屬于多功能寄存器。7.2.2寄存器第七章中規(guī)模通用集成電路及其應(yīng)用89一、典型芯片中規(guī)模集成電路寄存器的種類很多，例如，74194型是一種常用的4位雙向移位寄存器。902．引腳功能

第七章中規(guī)模通用集成電路及其應(yīng)用74194引線功能寄存器的狀態(tài)

Q0，Q1，Q2，Q3

輸出端

清除

并行數(shù)據(jù)輸入

右移串行數(shù)據(jù)輸入

左移串行數(shù)據(jù)輸入

工作方式選擇控制

工作脈沖

Cr

D0，D1，D2，D3

DR

DL

MA，MB

CP

輸入端

功能

引線名稱

913．功能表輸入輸出CPS1S0DRDLDCBAQDQCQBQA0d101↑1↑1↑1↑1↑1↑dddd110101101000dddddd1d0dd1d0ddddddddddx0x1x2x3dddddddddddddddddddd0000QDn

QCn

QBn

QAnx0x1x2x31QDn

QCn

QBn

0QDn

QCn

QBn

QCn

QBn

QAn1QDn

QCn

QBn

0QDn

QCn

QBn

QAn92

從功能表可知，雙向移位寄存器在S1S0和的控制下可完成數(shù)據(jù)的并行輸入（S1S0

=11）、右移串行輸入（S1S0

=01），左移串行輸入（S1S0

=10）、保持（S1S0

=00）和清除（=0）等五種功能。

93二、應(yīng)用舉例寄存器除完成預(yù)定功能外，在數(shù)字系統(tǒng)中還能用來構(gòu)成計數(shù)器和脈沖序列發(fā)生器等。例2用一片74194和適當(dāng)?shù)倪壿嬮T構(gòu)成產(chǎn)生序列為10011001的脈沖序列發(fā)生器。第七章中規(guī)模通用集成電路及其應(yīng)用94分析序列信號發(fā)生器可由移位寄存器和反饋邏輯電路構(gòu)成。其結(jié)構(gòu)框圖如下圖所示。95序列周期數(shù)與移位寄存器級數(shù)關(guān)系假定序列發(fā)生器產(chǎn)生的序列周期為TP，移位寄存器（觸發(fā)器個數(shù)）的級數(shù)為n。應(yīng)滿足關(guān)系2n≥TP，此例TP=8，故n≥3，選擇n=3。96序列與移位寄存器狀態(tài)的關(guān)系下圖中，水平線段對應(yīng)數(shù)碼表示移位寄存器狀態(tài)，以a5a6a7=001為初始狀態(tài)，每個線段左邊為應(yīng)該右移進(jìn)入的數(shù)據(jù)。a5097電路狀態(tài)變化表如下QAQBQC98反饋函數(shù)F的邏輯表達(dá)式為邏輯電路圖如下QAQBQCQD7419499作業(yè)P2267.10題100第七章中規(guī)模通用集成電路及其應(yīng)用7.3常用中規(guī)模信號產(chǎn)生與變換電路

信號產(chǎn)生與變換電路常用于產(chǎn)生各種寬度、幅值的脈沖信號，對信號進(jìn)行變換、整形以及完成模擬信號與數(shù)字信號之間的轉(zhuǎn)換等。最常用的有555、A/D、D/A等中規(guī)模集成電路。1017.3.1集成定時器555及其應(yīng)用

集成定時器555是一種將模擬功能與邏輯功能巧妙地結(jié)合在一起的中規(guī)模集成電路?？梢院芊奖愕貥?gòu)成多諧振蕩器、施密特觸發(fā)器和單穩(wěn)態(tài)觸發(fā)器等電路，完成脈沖信號的產(chǎn)生、定時和整形等功能102一、5G555的電路結(jié)構(gòu)與邏輯功能1．電路結(jié)構(gòu)

(1)結(jié)構(gòu)圖和管腳排列圖第七章中規(guī)模通用集成電路及其應(yīng)用103(2)組成集成定時器5G555由電阻分壓器、電壓比較器、基本R-S觸發(fā)器、放電三極管和輸出緩沖器五部分組成。比較器C1和C2的輸出直接控制基本R-S觸發(fā)器的狀態(tài)和放電三極管T的狀態(tài)，從而決定整個電路的輸出狀態(tài)。104

①電阻分壓器

由3個阻值均為5kΩ的電阻串聯(lián)構(gòu)成分壓器，為電壓比較器C1和C2提供參考電壓UR1、UR2。當(dāng)電壓控制端CO不外加控制電壓Uco時，第七章中規(guī)模通用集成電路及其應(yīng)用105當(dāng)電壓控制端CO外加控制電壓Uco時，比較器的參考電壓將發(fā)生變化。為了防止干擾，當(dāng)不外加控制電壓時，CO端一般通過一個小電容(如0.01μF)接地，以旁路高頻干擾。106②電壓比較器C1、C2就是兩個結(jié)構(gòu)完全相同的理想運(yùn)放。當(dāng)比較器同相輸入V+>反向輸入V-時，輸出高電平；否則，輸出低電平。107③基本RS觸發(fā)器2個與非門構(gòu)成低電平觸發(fā)的基本RS觸發(fā)器R、S分別為比較器C1、C2輸出輸出OUT=QQ控制三極管T導(dǎo)通和截止108④放電三極管T⑤輸出緩沖器④三極管T的集電極輸出端為D構(gòu)成一個集電極開路的反相器輸出需接上拉電阻⑤反相器G3為了提高帶負(fù)載能力1092．5G555的邏輯功能

(1)外接控制電壓時，5G555的邏輯功能第七章中規(guī)模通用集成電路及其應(yīng)用5G555的功能表0

1

1

1d

＜UR2

＞UR2

＞UR2

導(dǎo)通

截止

不變

導(dǎo)通

放電三極管T

d

0

1

1S(C2)

OUT

R(C1)

0

1

不變

0

d

1

1

0d

＜UR1

＜UR1

＞UR1

輸出

比較器輸出

輸入110

(2)不外接控制電壓時，5G555的邏輯功能第七章中規(guī)模通用集成電路及其應(yīng)用5G555不外接控制電壓時的功能表

0

1

1

1

d

＜

＞

＞

導(dǎo)通

截止

不變

導(dǎo)通

放電三極管T

OUT

0

1

不變

0

d

＜

＜

＞

輸出

輸入

111二、5G555的應(yīng)用舉例由于5G555具有電源范圍寬、定時精度高、使用方法靈活、帶負(fù)載能力強(qiáng)等特點(diǎn)，所以它在脈沖信號產(chǎn)生、定時與整形等方面的應(yīng)用非常廣泛。1．用5G555構(gòu)成多諧振蕩器多諧振蕩器又稱矩形波發(fā)生器，它有兩個暫穩(wěn)態(tài)，電路一旦起振，兩個暫穩(wěn)態(tài)就交替變化，輸出矩形脈沖信號。第七章中規(guī)模通用集成電路及其應(yīng)用112123（1）電路構(gòu)成及工作原理電路由5G555外加兩個電阻和一個電容組成。123113（2）輸出脈沖信號參數(shù)的計算輸出高電平持續(xù)時間tH（C充電）輸出低電平持續(xù)時間tL（C放電）周期占空比114(3)占空比可調(diào)的多諧振蕩器在前面介紹的多諧振蕩器圖電路中，一旦選定電阻R1和R2，輸出信號的占空比Q便固定下來。能否令占空比可調(diào)？

第七章中規(guī)模通用集成電路及其應(yīng)用如果在原電路基礎(chǔ)上增加一個可調(diào)電阻RW，并利用二極管的單向?qū)щ娦?，用D1、D2兩個二極管將充電回路和放電回路隔離開，便構(gòu)成了下圖所示占空比可調(diào)的多諧振蕩器。115第七章中規(guī)模通用集成電路及其應(yīng)用116占空比Q為輸出信號的高、低電平持續(xù)時間分別為tH≈0.7RAC；tL≈0.7RBC1172．用5G555構(gòu)成施密特觸發(fā)器

(1)施密特觸發(fā)器施密特觸發(fā)器是一種特殊的雙穩(wěn)態(tài)時序電路，與一般的雙穩(wěn)態(tài)觸發(fā)器相比，它具有如下兩個特點(diǎn)。

第七章中規(guī)模通用集成電路及其應(yīng)用118施密特觸發(fā)器特點(diǎn)電平觸發(fā)，對于緩慢變化的信號同樣適用。只要輸入信號電平達(dá)到相應(yīng)的觸發(fā)電平，輸出信號就會發(fā)生突變，從一個穩(wěn)態(tài)翻轉(zhuǎn)到另一個穩(wěn)態(tài)滯后（回差）特性：對于正向和負(fù)向增長的輸入信號，電路有不同的閾值電平。119施密特觸發(fā)器舉例此例實(shí)際是一個具有滯后特性的反相器。120參數(shù)說明VT+：VI上升時的閾值電壓，稱為正向閾值電平或上限觸發(fā)電平VT-：VI下降時的閾值電壓，稱為負(fù)向閾值電平或下限觸發(fā)電平ΔVT：VT+與VT-之間的差值，稱為回差電壓。

ΔVT=VT+—VT-121(2)5G555構(gòu)成的施密特觸發(fā)器

用5G555構(gòu)成的施密特觸發(fā)器原理圖及其傳輸特性分別如圖(a)、(b)所示。第七章中規(guī)模通用集成電路及其應(yīng)用12341234122由以上分析可知，該電路的回差電壓為ΔUT=UT+-UT-=第七章中規(guī)模通用集成電路及其應(yīng)用123②典型應(yīng)用

☆波形變換

施密特觸發(fā)器能將正弦波、三角波或任意形狀的模擬信號波形變換成矩形波。第七章中規(guī)模通用集成電路及其應(yīng)用注意：ui=UT+,uo=UOL;ui=UT-,uo=UOH124☆脈沖整形

經(jīng)傳輸后的矩形脈沖往往由于干擾及傳輸線路的分布電容等因素而使信號發(fā)生畸變用施密特觸發(fā)器，選擇適當(dāng)?shù)幕夭铍妷害T，即可對輸入信號整形后輸出。第七章中規(guī)模通用集成電路及其應(yīng)用125☆幅值鑒別

施密特觸發(fā)器能在一系列幅值各異的脈沖信號中鑒別出幅值大于UT+的脈沖，并產(chǎn)生對應(yīng)的輸出信號。第七章中規(guī)模通用集成電路及其應(yīng)用126課堂練習(xí)P2267.117.13127作業(yè)P2267.12題1287.3.2集成D/A轉(zhuǎn)換器第七章中規(guī)模通用集成電路及其應(yīng)用模擬量（A）：信號幅值隨時間變化而連續(xù)變化的量，如模擬電壓和電流數(shù)字量（D）：用二進(jìn)制代碼表示某個信號的大小的量129A/D和D/A轉(zhuǎn)換（1）應(yīng)用場合：用于計算機(jī)控制系統(tǒng)和測量儀器儀表中

（2）在計算機(jī)控制系統(tǒng)中的作用：1301311．按網(wǎng)絡(luò)結(jié)構(gòu)分類

根據(jù)電阻網(wǎng)絡(luò)結(jié)構(gòu)的不同，D/A轉(zhuǎn)換器可分成權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器、R-2R正T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器和R-2R倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器等幾類。

第七章中規(guī)模通用集成電路及其應(yīng)用一、D/A轉(zhuǎn)換器的類型從電路結(jié)構(gòu)來看，各類集成D/A轉(zhuǎn)換器至少都包括電阻網(wǎng)絡(luò)和電子開關(guān)兩個基本組成部分。

132

2．按電子開關(guān)分類根據(jù)電子開關(guān)的不同,可分成CMOS電子開關(guān)D/A轉(zhuǎn)換器和雙極型電子開關(guān)D/A轉(zhuǎn)換器。雙極型電子開關(guān)比CMOS電子開關(guān)的開關(guān)速度高。1333．按輸出模擬信號的類型分類

根據(jù)輸出模擬信號的類型，D/A轉(zhuǎn)換器可分為電流型和電壓型兩種。常用的D/A轉(zhuǎn)換器大部分是電流型，當(dāng)需要將模擬電流轉(zhuǎn)換成模擬電壓時，通常在輸出端外加運(yùn)算放大器。第七章中規(guī)模通用集成電路及其應(yīng)用134二、D/A轉(zhuǎn)換的原理1．原理：“按權(quán)展開，然后相加”2．過程：數(shù)字量電流電壓倒T型電阻網(wǎng)絡(luò)運(yùn)放1353.運(yùn)算放大器的工作特點(diǎn)和原理特點(diǎn)：開環(huán)放大倍數(shù)非常高（輸入電壓很小）輸入阻抗非常大（輸入電流?。┹敵鲎杩购苄。?qū)動能力大）1361）虛地：如圖a接法，輸入電壓和電流均近似為0的特殊情況稱為虛地（與短路區(qū)別）2）帶反饋電阻的運(yùn)放的電壓放大倍數(shù)：GIo1374.倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器Rf138說明：1）節(jié)點(diǎn)左邊的等效電阻均為R2）加上-Vref參考電壓后，C、B、A各節(jié)點(diǎn)的電位是、、3）得出若開關(guān)全倒向右邊則輸出電壓為

輸出電壓與輸入的二進(jìn)制數(shù)、反饋電阻值和參考電壓有關(guān)。139三、主要參數(shù)

(1)分辨率

分辨率是指最小模擬量輸出與最大模擬量輸出之比。對于一個n位D/A轉(zhuǎn)換器，其分辨率為分辨率=第七章中規(guī)模通用集成電路及其應(yīng)用140(2)非線性誤差

具有理想轉(zhuǎn)換特性的D/A轉(zhuǎn)換器，每兩個相鄰數(shù)字量對應(yīng)的模擬量之差都為ALSB。在滿刻度范圍內(nèi)偏離理想轉(zhuǎn)換特性的最大值，稱為非線性誤差。

第七章中規(guī)模通用集成電路及其應(yīng)用141

(3)絕對精度

絕對精度是指在輸入端加對應(yīng)滿刻度數(shù)字量時，輸出的實(shí)際值與理想值之差。一般該值應(yīng)低于。

142

(4)建立時間

建立時間是指從送入數(shù)字信號起，到輸出模擬量達(dá)到穩(wěn)定值