電子電工012課件

第十二章邏輯門和常用組合邏輯電路第一節(jié)數(shù)字電路的基本單元---邏輯門第三節(jié)邏輯代數(shù)及其化簡第四節(jié)組合邏輯第二節(jié)集成門電路

數(shù)字電路所研究的問題和模擬電路相比有以下幾個主要不同點：

（4）數(shù)字電路的優(yōu)點是：抗干擾能力強，易于時多分工。概述（1）信號不同；（2）輸入與輸出之間的關(guān)系不同；（3）在兩種電路中，晶體管的工作狀態(tài)不同；一類稱為模擬信號，它是指時間上和數(shù)值上的變化都是連續(xù)平滑的信號，如圖（a）中的正弦信號，處理模擬信號的電路叫做模擬電路。電子電路中的信號分為兩大類：一類信號稱為數(shù)字信號，它是指時間上和數(shù)值上的變化都是不連續(xù)的，如圖（b）中的信號，處理數(shù)字信號的電路稱為數(shù)字電路。(a)(b)脈沖信號及其參數(shù)EABCY1.與邏輯關(guān)系

：

當決定事件的各個條件全部具備之后，事件才會發(fā)生。一、與運算和與門第一節(jié)數(shù)字電路的基本單元---邏輯門ABCF00000000000111100001111010101011與門真值表

真值表是用列表的方法將邏輯電路輸入變量不同組合狀態(tài)下所對應的輸出變量的取值一一對應列入一個表中，此表稱為邏輯函數(shù)的真值表。是表示邏輯函數(shù)的一種方法。3.與門電路的實現(xiàn)二極管與門電路設uA=0，uY=0.3V

F=0DB、DC截止uY=0.3V

+12vABCDADBDCFR設二極管管壓降為0.3伏uB=uC=3V則

DA導通2.符號及表達式ABCYF=ABC&與門邏輯符號邏輯式

+12vABCDADBDCF由以上分析可知：只有當A、B、C全為高電平時，輸出端才為高電平。正好符合與門的邏輯關(guān)系。F=ABCABCF&RAEBCY1.或邏輯關(guān)系：當決定事件的各個條件中有一個或一個以上具備之后，事件就會發(fā)生。??二、或運算和或門FABC1F=A+B+C或門邏輯符號或門邏輯式>1ABCF00010111110111100001111010101011或門真值表2.符號及表達式DA

–12vFABCDBDC設uA=uB=uC=3VDA、DB、DC都導通uF=2.7VuF=2.7V，F(xiàn)=1RDA

–12vFABCDBDCRuF=–0.3V設uA=uB=uC=0VDA、DB、DC都導通uF=–0.3V，F(xiàn)=0DA

–12vFABCDBDCF=A+B+C由以上分析可知：只有當A、B、C全為低電平時，輸出端才為低電平。正好符合或門的邏輯關(guān)系。RFABC>1EF

1.非邏輯關(guān)系：決定事件的條件只有一個，當條件具備時，事件不會發(fā)生，條件不存在時，事件發(fā)生。AR??三、非運算和非門3.

非門電路設uA=3V，V飽和導通?+12V+3VDRcV–12VRBRkAFuF=0.3VuF=0.3V，F(xiàn)=0，D截止設uA=0V，V截止，D導通A1FF=A?+12V+3VDRcV–12VRBRkAFuF=3.3V?uF=3.3V，F(xiàn)=1由以上分析可知：當A為低電平時，輸出端為高電平。當A為高電平時，輸出端為低電平。正好符合非門的邏輯關(guān)系。1.

與門和非門構(gòu)成與非門

ABC1F&ABCF&四、

復合門電路ABCF00011111110111100001111010101010與非門真值表有低必高，全高才低AB例：兩輸入端的與門、或門、與非門、或非門對應下列輸入波形的輸出波形分別如下：與門或門與門：全1才1；或門：有1就1與非門或非門與非門：有低必高，全高才低；或非門：有高必低，全低才高+5VABCV1R1R2V2V3V4V5R3R5R4FT1等效電路+5vA

B

CR1C1B1一、

TTL與非門的基本原理第二節(jié)、集成門電路+5VABCV1R1R2V2V3V4V5R3R5R4uo(F)設uA=0.3V則

VB1=0.3+0.7=1VRLuo=5–uBE3–uBE4–uR2（?。?5–0.7–0.7=3.6VF=1拉電流VB1=1Vuo=3.6V?+5vA

B

CR1C1B1V2、V5截止V3、

V4導通由以上分析可知：當輸入端A、B、C均為高電平時，輸出端Y為低電平。當輸入端A、B、C中只要有一個為低電平，輸出端就為高電平,正好符合與非門的邏輯關(guān)系。ABCF&+5VABV1R1R2V2V3V4V5R3R5R4FVDENVB1=0.7VEN=0時，VB1=0.7V，V2、V5截止；EN=1時，二極管VD截止，F(xiàn)=AB，同TTL與非門。VB3=0.7V二、

三態(tài)輸出門電路二極管VD導通，使VB3=0.7VV3、V4截止，輸出端開路（高阻狀態(tài)）例：證明AB+AC+BC=AB+AC證明：例：證明A+AB=A+BA+B=A?B反演定理：A?B=A+B例：證明：若F=AB+AB則F=AB+AB

解：=A+B解：A+AB=（A+A）（A+B）2.利用邏輯代數(shù)公式化簡（1）并項法A+A=1（2）吸收法A+AB=A（1+B）=A（3）消去法A+AB=A+B（4）配項法A=A（B+B）吸收法配項法例：證明AB+AC+BC=AB+AC例：化簡F=ABC+ABD+ABC+CD+BD解：F=ABC+ABC+CD+B(AD+D)=ABC+ABC+CD+BA+BD=B(A+AC)+CD+BD=B(A+1)+CD=B+CD消去法=ABC+ABC+CD+B(A+D)=AB+ABC+CD+BD=B(A+C)+CD+BD=BA+BC+CD+BD=BA+BCD+CD=BA+B+CD=BA+B(C+D)+CD組合邏輯電路：邏輯電路在某一時刻的輸出狀態(tài)僅由該時刻電路的輸入信號所決定。第四節(jié)、組合邏輯Z1=f(x1,x2……xn-1,xn)Z2=f(x1,x2……xn-1,xn)Zm=f(x1,x2……xn-1,xn)……………..………組合邏輯電路…………X1X2Xn-1XnZ1Z2Zm-1Zm方框圖已知組合邏輯電路圖，確定它們的邏輯功能。（1）根據(jù)邏輯圖，寫出邏輯函數(shù)表達式（2）對邏輯函數(shù)表達式化簡（3）根據(jù)最簡表達式列出真值表（4）由真值表確定邏輯電路的功能一、組合邏輯電路的分析分析步驟：邏輯代數(shù)式邏輯圖F=BC+AAB1C&F>1ABCF00011011101110001111010010111011真值表例1:列下圖邏輯電路的表達式和真值表&1例2:分析下圖邏輯電路的功能。&1&ABFABABABF=ABAB=AB+AB真值表ABF001010100111功能:當A、B取值相同時，輸出為1,是同或電路。AB=1FA+B=A?B反演定理：A?B=A+B例3:分析下圖邏輯電路的功能。真值表ABF000011101110功能:當A、B取值不同時，輸出為1,是異或電路。AB=1F=AB+ABF=ABAB&1&1ABF&根據(jù)給定的邏輯要求，設計出邏輯電路圖。（1）根據(jù)邏輯要求，定義輸入輸出邏輯變量，列出真值表（2）由真值表寫出邏輯函數(shù)表達式（3）化簡邏輯函數(shù)表達式（4）畫出邏輯圖二、組合邏輯電路的設計設計步驟：三人表決電路例1：設計三人表決電路10A+5VBCRFABCF00000001101110001111010010111011真值表由真值表寫出邏輯函數(shù)表達式以積和法為例1、以輸出為1列方程。各變量之間為“與”的關(guān)系，變量為1取變量本身，變量為0取變量的反。2、各個輸出為1的狀態(tài)之間，符合“或”的關(guān)系ABCF00000001101110001111010010111011真值表F=AB+AC+BC=AB+AC+BC=ABACBCABCABCABCABCF=ABC+ABC+ABC+ABC=（ABC+ABC）+（ABC+ABC）+（ABC+ABC）1、以輸出為1列方程。各變量之間為“與”的關(guān)系，變量為1取變量本身，變量為0取變量的反。2、各個輸出為1的狀態(tài)之間，符合“或”的關(guān)系三人表決電路10A+5VBCRF=ABACBCF&&&&兩個二進制數(shù)相加時不考慮進位信號，稱為“半加”，實現(xiàn)半加操作的電路叫做半加器。=1&ABSCCOSCABC=AB半加器邏輯圖半加器邏輯符號真值表ABC0000101011S010110例2.半加器S=AB+AB=A+B

被加數(shù)、加數(shù)以及低位的進位三者相加稱為“全加”，實現(xiàn)全加操作的電路叫做全加器。AnBnCn-1Sn00000001101110001111010010111011真值表Cn01111000Sn=AnBnCn-1+

AnBnCn-1+AnBnCn-1

+AnBnCn-1+(AnBn+AnBn)Cn-1=(AnBn+AnBn)Cn-1=SCn-1+SCn-1=S+Cn-1S=An+Bn1.全加器三、常用組合邏輯電路Sn=An+Bn+Cn-1AnBnCn-1Sn00000001101110001111010010111011真值表Cn01111000Cn=AnBnCn-1+

AnBnCn-1+AnBnCn-1

+AnBnCn-1=(AnBn+AnBn)Cn-1=SCn-1+AnBnCn=SCn-1+AnBn全加器Sn=An+Bn+Cn-1+AnBn（Cn-1+Cn-1）COCnAnBnCISnCn-1全加器邏輯符號由半加器及或門組成的全加器S=AB+AB=A+BC=AB半加器：Sn=An+Bn+Cn-1Cn=SCn-1+AnBn全加器半加器半加器AnBnCn-1CnSnSAnBnSCn-1>1C例：試構(gòu)成一個三位二進制數(shù)相加的電路Ci

S

iAi

Bi

Ci-1Ci

SiAi

Bi

Ci-1C