第5章處理器時(shí)序和系統(tǒng)總線

第5章處理器總線時(shí)序和系統(tǒng)總線5.18086的引腳功能5.28086處理器時(shí)序5.3系統(tǒng)總線5.18086的引腳功能1.8086CPU的兩種組態(tài)

目前常用的是最大組態(tài)。要求有較強(qiáng)的驅(qū)動(dòng)能力。此時(shí)8086要通過一組總線控制器8288來形成各種總線周期，控制信號(hào)由8288供給。

當(dāng)8086CPU與存儲(chǔ)器和外設(shè)構(gòu)成一個(gè)計(jì)算機(jī)的硬件系統(tǒng)時(shí)，根據(jù)所連的存儲(chǔ)器和外設(shè)的規(guī)模，8086可以有兩種不同的組態(tài)。

MN/MX引腳：最小/最大工作方式引腳

當(dāng)MN/MX引腳接高電平時(shí)，8086處于最小工作方式，即單處理器工作方式。所有控制信號(hào)由8086自己產(chǎn)生。當(dāng)MN/MX引腳接低電平時(shí)，8086處于最大工作方式。即多處理器工作方式，系統(tǒng)總線的控制信號(hào)由8288提供，8086向8288提供狀態(tài)信號(hào)（S0，S1，S2），8288根據(jù)狀態(tài)信號(hào)產(chǎn)生相應(yīng)的控制信號(hào)。RESETTESTHOLDHLDANMIINTRINTAM/IOWRRDREADYCLKREADYMN/MX+5V系統(tǒng)總線控制總線地址總線A19～

A0數(shù)據(jù)總線D15～D0

ALEBHEA19～A16AD15～AD

0

DT/RDEN8086CPUG74LS373OEDIRG74LS2458284A最小組態(tài)RQ/GT0RQ/GT1TESTNMIINTA

S0

S0

S0

READYREADYRESETMN/MX控制總線地址總線A19～

A0數(shù)據(jù)總線D15～D0

BHEA19～A16AD15～AD

0

DT/RDEN8086CPUSTB

8282OETOE82868284A系統(tǒng)總線S0CLKS1MROCS2

MWTCDENIORCDT/RIOWCALEINTA8288BHECLK最大組態(tài)受MN/MX引腳影響的控制信號(hào)1)S2，S1，S0：總線周期狀態(tài)信號(hào)（三態(tài)，輸出）S2S1S0操作類型（CPU周期）LLLLHHHHLLHHLLHHLHLHLHLH中斷響應(yīng)讀I/O端口寫I/O端口暫停取指令讀存儲(chǔ)器寫存儲(chǔ)器無效（無總線周期）24~31號(hào)引腳26,27,28號(hào)引腳

狀態(tài)譯碼器控制邏輯

命令信號(hào)發(fā)生器

控制信號(hào)發(fā)生器S0S1S2CLKAENCENIOBMRDCMWTCAMWCIORCIOWCAIOWCINTADT/RDENMCE/PDENALE

S0S1S2

8088的總線周期

8288的命令輸出

000

中斷響應(yīng)INTA

001

讀I/O口

IORC

010

寫I/O口IOWC,AIOWC

011

暫?！?/p>

100

取指令代碼MRDC

101

讀存儲(chǔ)器MRDC110

寫存儲(chǔ)器

MWTC,AMWC

111

過渡狀態(tài)

—

狀態(tài)譯碼器總線控制器82888288的控制輸出ALE地址鎖存允許信號(hào)DT/R數(shù)據(jù)發(fā)送/接受信號(hào)DEN數(shù)據(jù)輸出允許信號(hào)MCE/PDEN雙功能引腳輸入信號(hào)S0S1S28088的狀態(tài)信號(hào)CLK時(shí)鐘信號(hào)AEN地址輸入允許信號(hào)CEN命令允許輸出信號(hào)IOBI/O總線方式控制信號(hào)在最小工作方式下S2，S1，S0分別是M/IO、DT/R、DENM/IO：存儲(chǔ)器/IO控制信號(hào)，輸出、三態(tài)。用來區(qū)分CPU訪問存儲(chǔ)器還是I/O

M/IO=1，訪問存儲(chǔ)器

M/IO=0，訪問I/O端口DT/R：數(shù)據(jù)發(fā)送/接收信號(hào)，輸出、三態(tài)。

DT/R=1，CPU進(jìn)行寫操作

DT/R=0，CPU進(jìn)行讀操作DEN：數(shù)據(jù)允許信號(hào)，輸出、三態(tài)、低有效在最小工作方式時(shí)RQ/GT0，RQ/GT1分別是HOLD和HLDA信號(hào)HOLD：保持請(qǐng)求信號(hào)（輸入）當(dāng)外部邏輯把HOLD信號(hào)置高時(shí)，CPU完成當(dāng)前總線周期后進(jìn)入保持狀態(tài)，讓出總線控制權(quán)。HLDA：保持響應(yīng)信號(hào)（輸出）是CPU對(duì)HOLD信號(hào)的響應(yīng)信號(hào)，HLDA為高時(shí)CPU的三態(tài)信號(hào)全部為高阻狀態(tài)。2)RQ/GT0，RQ/GT1：請(qǐng)求/允許總線訪問信號(hào),雙向3)QS1，QS0：指令隊(duì)列狀態(tài)信號(hào)（輸出）指示8086的BIU的指令隊(duì)列的狀態(tài)，以便外部協(xié)處理器進(jìn)行跟蹤。在最小工作方式下QS1，QS0分別是ALE和INTA信號(hào)。ALE：地址鎖存允許信號(hào)（輸出）在總線周期的第一個(gè)時(shí)鐘周期內(nèi)有效，其下降沿用來把地址/數(shù)據(jù)總線以及地址狀態(tài)總線中的地址信息存入地址鎖存器中。INTA：中斷響應(yīng)信號(hào)（輸出，三態(tài)）低有效QS1QS0指令隊(duì)列狀態(tài)LL空操作LH從指令隊(duì)列中取出的是指令的第一個(gè)字節(jié)HL隊(duì)列空HH取出的是指令的后續(xù)字節(jié)4)LOCK：總線優(yōu)先權(quán)鎖定信號(hào)（輸出，三態(tài)）低有效。當(dāng)LOCK有效時(shí)，外部協(xié)處理器不能控制總線。在最小工作方式下，LOCK信號(hào)為WR信號(hào)WR信號(hào)：寫控制信號(hào)，（輸出，三態(tài)）CPU對(duì)存儲(chǔ)器或I/O執(zhí)行寫操作時(shí)WR信號(hào)有效。28086其它引線分時(shí)復(fù)用，每個(gè)總線周期T1時(shí)刻為地址，其他時(shí)刻為數(shù)據(jù)。AD15~AD0地址數(shù)據(jù)線，雙向、三態(tài)A19／S6、A18／S5、A17／S4、A16／S3輸出，三態(tài)

在存儲(chǔ)器操作的總線周期的T1狀態(tài)時(shí)，這些線上是最高四位地址(也需要外部鎖存)。在T2、T3、TW狀態(tài)時(shí)，這些線又可以用來作為狀態(tài)信息。S6始終為低；S5是標(biāo)志寄存器中中斷允許標(biāo)志的狀態(tài)位，它在每一個(gè)時(shí)鐘周期開始時(shí)被修改；S4和S3用以指示是哪一個(gè)段寄存器正在被使用。在DMA方式時(shí)，這些線浮空。S4S3特性LLHHLHLHESSSCS（或不是存儲(chǔ)器操作）DSRD

準(zhǔn)備就緒信號(hào)，這是從所尋址的存儲(chǔ)器或I／O設(shè)備來的響應(yīng)信號(hào)，高電平有效。當(dāng)其有效時(shí)，將完成數(shù)據(jù)傳送。CPU在T3周期的開始采樣READY線，若其為低，則在T3周期結(jié)束以后，插入TW周期，直至READY變?yōu)橛行?，則在此TW周期結(jié)束以后，進(jìn)入T4周期，完成數(shù)據(jù)傳送。輸出，三態(tài)

讀選通信號(hào)，低電平有效。當(dāng)其有效時(shí)，表示正在進(jìn)行存儲(chǔ)器讀或I／O讀。在DMA方式時(shí)，此線浮空。READY輸入INTR

這個(gè)檢測(cè)輸入信號(hào)是由“Wait”指令來檢查的。若此輸入腳有效(低電平有效)，則執(zhí)行繼續(xù)，否則處理器就等待進(jìn)入空轉(zhuǎn)狀態(tài)。這個(gè)信號(hào)在每一個(gè)時(shí)鐘周期的上升沿由內(nèi)部同步。輸入，這是一個(gè)電平觸發(fā)輸入信號(hào)，高電平有效。CPU在每一個(gè)指令周期的最后一個(gè)T狀態(tài)采樣這條線，以決定是否進(jìn)入中斷響應(yīng)周期。這條線上的請(qǐng)求信號(hào)，可以用軟件復(fù)位內(nèi)部的中斷允許位來加以屏蔽。TEST輸入可屏蔽中斷請(qǐng)求信號(hào)NMI

有效的復(fù)位信號(hào)引起處理器立即結(jié)束當(dāng)前操作。這個(gè)信號(hào)必須保持有效(高電平)至少4個(gè)時(shí)鐘周期，以完成內(nèi)部的復(fù)位過程。當(dāng)其返回為低電平時(shí)，它重新啟動(dòng)執(zhí)行。輸入非屏蔽中斷輸入信號(hào)

是一個(gè)邊沿觸發(fā)信號(hào)。這條線上的中斷請(qǐng)求信號(hào)不能用軟件來加以屏蔽，所以這條線上由低到高的變化，就在當(dāng)前指令結(jié)束以后引起中斷。RESET輸入復(fù)位輸入信號(hào)當(dāng)RESET為高時(shí)，系統(tǒng)處于復(fù)位狀態(tài)，8086CPU停止正在運(yùn)行的操作，把標(biāo)志寄存器、段寄存器、指令指針復(fù)位為初始狀態(tài)。（代碼段寄存器初始狀態(tài)為FFFFH）CLK接地線。輸入時(shí)鐘輸入信號(hào)

它提供了處理器和總線控制器的定時(shí)操作。8086的標(biāo)準(zhǔn)時(shí)鐘頻率為8MHz。VCC電源腳5V±10%GND5.28086處理器時(shí)序28086的典型時(shí)序1時(shí)序的基本概念8086的主要操作：系統(tǒng)的復(fù)位和啟動(dòng)暫停總線操作中斷操作最小模式下的總線保持最大模式下的總線請(qǐng)求/允許描述各信號(hào)隨時(shí)間的變化及相互間的因果關(guān)系。存儲(chǔ)器及I/O的讀操作存儲(chǔ)器及I/O的寫操作中斷響應(yīng)操作總線請(qǐng)求及響應(yīng)操作總線空閑——指CPU正進(jìn)行內(nèi)部操作、不進(jìn)行對(duì)外操作的總線空閑狀態(tài)Ti。5.2.1時(shí)序的基本概念指令如何執(zhí)行？指令周期總線周期時(shí)鐘周期取指時(shí)間＋執(zhí)行時(shí)間＋n*(總線周期)>=4*時(shí)鐘周期總線時(shí)序描述CPU引腳如何實(shí)現(xiàn)總線操作。是指一條指令經(jīng)取指、譯碼、操作數(shù)讀寫直到指令完成所需要的時(shí)間何時(shí)產(chǎn)生何種總線周期？任何指令的取指都會(huì)產(chǎn)生存儲(chǔ)器讀總線周期，讀取的內(nèi)容是指令代碼任何一條以存儲(chǔ)單元為源操作數(shù)的指令都將引起存儲(chǔ)器讀總線周期，任何一條以存儲(chǔ)單元為目的操作數(shù)的指令都將引起存儲(chǔ)器寫總線周期執(zhí)行IN指令產(chǎn)生I/O讀總線周期，執(zhí)行OUT指令產(chǎn)生I/O寫總線周期CPU響應(yīng)可屏蔽中斷時(shí)產(chǎn)生中斷響應(yīng)總線周期 指令add[bx],ax將產(chǎn)生那些總線周期？基本的總線周期時(shí)序存儲(chǔ)器寫總線周期T4T3T2T1ALECLKA19/S6～A16/S3-BHE/S7AD15～AD0S7A15～A0輸出數(shù)據(jù)A19～A16S6～S3READY（高電平）IO/-M-WR-BHE5.2.28086CPU的典型時(shí)序1、存儲(chǔ)器讀周期和存儲(chǔ)器寫周期2、I/O讀和I/O寫周期3、空閑周期4、中斷響應(yīng)周期5、系統(tǒng)復(fù)位6、CPU進(jìn)入和退出保持狀態(tài)的時(shí)序1-1最大組態(tài)下的存儲(chǔ)器讀周期時(shí)序1-2最大組態(tài)下的存儲(chǔ)器寫周期時(shí)序2-1最大組態(tài)下的I/O讀總線時(shí)序111001A19～A16S6～S3ALE-S2～-S0CLKA19/S6～A16/S3DEN由8288產(chǎn)生輸入數(shù)據(jù)A15～A0AD15～AD0T4T3T2T1DT/-R-IORC2-2最大組態(tài)下的I/O寫總線時(shí)序111010T4T3T2T1A19～A16S6～S3由8288產(chǎn)生ALE-S2～-S0CLKA19/S6～A16/S3DEN寫命令A(yù)D15～AD0A15～A0輸出數(shù)據(jù)DT/-R-AIOWC-IOWTC3空閑周期

若CPU不執(zhí)行機(jī)器周期，即不進(jìn)行存儲(chǔ)器或I／O操作，則總線接口執(zhí)行空轉(zhuǎn)周期(一系列的T1狀態(tài)）。在這些空轉(zhuǎn)周期，CPU在高位地址線上仍然驅(qū)動(dòng)上一個(gè)機(jī)器周期的狀態(tài)信息。若上一個(gè)機(jī)器周期是寫周期，則在空轉(zhuǎn)狀態(tài)，CPU在AD15～AD0上仍輸出上一個(gè)機(jī)器周期要寫的數(shù)據(jù)，直至下一個(gè)機(jī)器周期的開始。在這些空轉(zhuǎn)周期，CPU進(jìn)行內(nèi)部操作。

4中斷響應(yīng)周期

在每一個(gè)中斷響應(yīng)的機(jī)器周期，CPU都輸出中斷響應(yīng)信號(hào)INTA。在第一個(gè)機(jī)器周期，CPU使AD15～AD0浮空。在第二個(gè)機(jī)器周期，被響應(yīng)的外設(shè)(或接口芯片)應(yīng)向數(shù)據(jù)總線輸送一個(gè)字節(jié)的中斷向量號(hào)，CPU讀入中斷向量號(hào)后，就可以在中斷向量表上找到該設(shè)備服務(wù)程序的入口地址，轉(zhuǎn)入中斷服務(wù)。INTR或NMI中斷請(qǐng)求標(biāo)志位IF＝1在響應(yīng)中斷時(shí)，CPU執(zhí)行兩個(gè)連續(xù)的中斷響應(yīng)周期5系統(tǒng)復(fù)位

當(dāng)8086在RESET引線上檢測(cè)到一個(gè)脈沖的正沿，便終結(jié)所有的操作，直至RESET信號(hào)變低。寄存器被初始化到復(fù)位狀態(tài)。在復(fù)位的時(shí)候，碼段寄存器和指令指針分別被初始化為0FFFFH和0。因此，8086在復(fù)位后執(zhí)行的第一條指令，在內(nèi)存的絕對(duì)地址0FFFF0H處。在正常情況下，從0FFFF0H單元開始，存放一條段交叉直接JMP指令，以轉(zhuǎn)移到系統(tǒng)程序的實(shí)際開始處。在復(fù)位時(shí)，由于把標(biāo)志位全清除了，所以系統(tǒng)對(duì)INTR引線上的請(qǐng)求是屏蔽的。因此，系統(tǒng)軟件在系統(tǒng)初始化時(shí)，就應(yīng)立即用指令來開放中斷(即用STI指令)。6CPU進(jìn)入和退出保持狀態(tài)的時(shí)序

當(dāng)系統(tǒng)中有別的總線主設(shè)備請(qǐng)求總線時(shí)，總線主設(shè)備向CPU輸送請(qǐng)求信號(hào)HOLD，HOLD信號(hào)與時(shí)鐘異步，則在下一個(gè)時(shí)鐘的上升沿同步HOLD信號(hào)。CPU接收同步的HOLD信號(hào)后，在當(dāng)前總線周期的T4，或下一個(gè)總線周期的T1的后沿輸出保持響應(yīng)信號(hào)HLDA，緊接著從下一個(gè)時(shí)鐘開始CPU就讓出總線。當(dāng)外設(shè)的DMA傳送結(jié)束，使HOLD信號(hào)變低，HOLD信號(hào)也是與時(shí)鐘異步，則在下一個(gè)時(shí)鐘的上升沿同步，在緊接著的下降沿使HLDA信號(hào)變?yōu)闊o效。典型的總線時(shí)序圖——最大模式下的總線請(qǐng)求/允許5.3系統(tǒng)總線總線一組作為微型計(jì)算機(jī)各部件之間的通信線的公共信號(hào)線

總線是各部件聯(lián)系的紐帶，在接口技術(shù)中扮演著重要的角色。隨著微型計(jì)算機(jī)硬件的發(fā)展，總線也不斷地發(fā)展與更換。

系統(tǒng)中主要部件通過系統(tǒng)總線相互連接、實(shí)現(xiàn)數(shù)據(jù)傳輸，并使微機(jī)系統(tǒng)具有組態(tài)靈活、易于擴(kuò)展等諸多優(yōu)點(diǎn)。廣泛應(yīng)用的總線都實(shí)現(xiàn)了標(biāo)準(zhǔn)化，便于互連各個(gè)部件時(shí)遵循共同的總線規(guī)范。接口的任一方只需要根據(jù)總線標(biāo)準(zhǔn)的要求來實(shí)現(xiàn)和完成接口的功能，而不必了解對(duì)方的接口方式?？偩€接口也是一種通用的接口技術(shù)。5.4.1概述1.總線的分類片內(nèi)總線用于算術(shù)邏輯單元ALU與各種寄存器或者其他功能單元之間的相互連接片總線片總線一般是CPU芯片引腳的延伸，往往需要增加鎖存、驅(qū)動(dòng)等電路，以提高CPU引腳的驅(qū)動(dòng)能力內(nèi)總線又稱為微型計(jì)算機(jī)總線或板級(jí)總線，一般稱為系統(tǒng)總線外總線又稱通信總線，用于系統(tǒng)之間的連接，如微機(jī)系統(tǒng)之間，微機(jī)系統(tǒng)與儀器、儀表或其他設(shè)備之間的連接。常用的外總線有RS232C、IEEE488、VXI等總線外總線微機(jī)總線層次結(jié)構(gòu)－芯片總線I/O接口ROMRAMCPU主機(jī)板芯片總線擴(kuò)充存儲(chǔ)器計(jì)算機(jī)通信接口打印機(jī)打印機(jī)接口智能儀表儀表接口局域網(wǎng)絡(luò)網(wǎng)絡(luò)接口微機(jī)內(nèi)總線微機(jī)外總線PC機(jī)上的總線PCI總線ISA總線USB總線總線標(biāo)準(zhǔn)內(nèi)容描寫的是這一組總線中，每一根線的功能是什么。從功能上劃分，總線分為三組(即三總線)：地址總線、數(shù)據(jù)總線和控制總線。(1)物理特性指的是總線物理連接的方式。包括總線的根數(shù)、總線的插頭、插座是什么形狀的、引腳是如何排列的等。例如，IBMPC／XT的總線共62根線，分兩列編號(hào)。(2)功能特性

定義了每根線在什么時(shí)間有效，也就是每根線的時(shí)序。(3)電氣特性定義每一根線上信號(hào)的傳送方向、有效電平范圍。一般規(guī)定送入CPU的信號(hào)稱作輸入信號(hào)(IN)，從CPU送出的信號(hào)稱作輸出信號(hào)(OUT)。(4)時(shí)間特性系統(tǒng)總線的組成部分

地址總線是微型計(jì)算機(jī)用來傳送地址的信號(hào)線。地址線的數(shù)目決定了直接尋址的范圍。8088(8086)CPU有20根地址線，可尋址1MB。80286有24根地址線，可尋址16MB。80386CPU以上的芯片有32根地址線可尋址4GB。P6以上處理器有36根地址線，可尋址64GB。目前，正在開發(fā)64位CPU，其尋址范圍就更大了。地址總線均為單向、三態(tài)總線，即信號(hào)只有一個(gè)傳送方向，三態(tài)是指除了可輸出高電平或低電平外，還可處于斷開(高阻)狀態(tài)。(1)地址總線(2)數(shù)據(jù)總線

數(shù)據(jù)總線是傳送數(shù)據(jù)和代碼的總線，一般為雙向信號(hào)線，既可輸入也可輸出。數(shù)據(jù)總線也采用三態(tài)邏輯。 數(shù)據(jù)總線已由8條、16條、32條，擴(kuò)展為64條。

(3)控制總線

控制總線是傳送控制信號(hào)的總線。用來實(shí)現(xiàn)命令、狀態(tài)的傳送，中斷、直接存儲(chǔ)器傳送的請(qǐng)求與控制信號(hào)的傳送，以及提供系統(tǒng)使用的時(shí)鐘和復(fù)位信號(hào)等。根據(jù)不同的使用條件，控制總線有的為單向、有的為雙向，有的為三態(tài)，有的為非三態(tài)?？刂瓶偩€是一組很重要的信號(hào)線，它決定了總線功能的強(qiáng)弱和適應(yīng)性的好壞。好的控制總線功能強(qiáng)、時(shí)序簡(jiǎn)單且使用方便。(4)電源線和地線

備用線留作功能擴(kuò)充和用戶的特殊要求使用。電源線和地線決定了總線使用的電源種類以及地線的分布和用法。(5)備用線2.總線的操作過程總線完成一次數(shù)據(jù)傳輸周期，一般分為以下四個(gè)階段：

系統(tǒng)總線上的數(shù)據(jù)傳輸是在主控模塊的控制下進(jìn)行的，主控模塊是有控制總線能力的模塊，例如CPU、DMA控制器?？偩€從屬模塊沒有控制總線的能力,它可以對(duì)總線上傳來的信號(hào)進(jìn)行地址譯碼，并且接受和執(zhí)行總線主控模塊的命令信號(hào)。(1)申請(qǐng)階段(2)尋址階段(3)傳數(shù)階段(4)結(jié)束階段系統(tǒng)總線上有兩個(gè)以上主控模塊時(shí)3.總線的數(shù)據(jù)傳輸方式主控模塊和從屬模塊之間的數(shù)據(jù)傳送有以下幾種傳輸方式：(1)同步式傳輸(2)異步式傳輸(3)半同步式傳輸

用“系統(tǒng)時(shí)鐘”作為控制數(shù)據(jù)傳送的時(shí)間標(biāo)準(zhǔn)。主設(shè)備與從設(shè)備進(jìn)行一次傳送所需要的時(shí)間(稱為傳輸周期或總線周期)是固定的，其中每一個(gè)步驟的起止時(shí)刻，也都有嚴(yán)格的規(guī)定，都以系統(tǒng)時(shí)鐘來統(tǒng)一步伐。簡(jiǎn)單主從模塊速度要匹配仍用系統(tǒng)時(shí)鐘來定時(shí)，利用某一時(shí)鐘脈沖的前沿或后沿判斷某一信號(hào)的狀態(tài)，或控制某一信號(hào)的產(chǎn)生或消失，使傳輸操作與時(shí)鐘同步。但是，它又不像同步傳輸那樣傳輸周期固定。對(duì)于慢速的從模塊，其傳輸周期可延長(zhǎng)時(shí)鐘脈沖周期的整數(shù)倍。其方法是增加一條信號(hào)線(WAIT或READY)。異步式傳輸

異步式傳輸采用“應(yīng)答式”傳輸技術(shù)。用“請(qǐng)求REQ(Request)”和“應(yīng)答ACK(Acknowledge)”兩條信號(hào)線來協(xié)調(diào)傳輸過程，而不依賴于公共時(shí)鐘信號(hào)。它可以根據(jù)模塊的速率自動(dòng)調(diào)整響應(yīng)的時(shí)間，接口任何類型的外圍設(shè)備都不需要考慮該設(shè)備的速度，從而避免同步式傳輸?shù)纳鲜鋈秉c(diǎn)。

異步傳輸?shù)娜秉c(diǎn)是不管從模塊存取時(shí)間的快、慢，每次都要經(jīng)過4個(gè)步驟：請(qǐng)求、響應(yīng)、撤消請(qǐng)求、撤消響應(yīng)。因此影響效率。IBMPC總線是IBMPC/XT機(jī)上使用的8位系統(tǒng)總線有62條信號(hào)線，用雙列插槽連接，分A面（元件面）和B面（焊接面）實(shí)際上是8088CPU核心電路總線的擴(kuò)充和重新驅(qū)動(dòng)與最大組態(tài)下的8088總線相似5.3.2PC總線1.信號(hào)功能D0～D7——8位雙向數(shù)據(jù)線A0～A19——20位輸出地址線ALE——地址鎖存允許，每個(gè)CPU總線周期的T1狀態(tài)高電平有效-MEMR——存儲(chǔ)器讀，輸出、低電平有效-MEMW——存儲(chǔ)器寫，輸出、低電平有效-IOR——I/O讀，輸出、低電平有效-IOW——I/O寫，輸出、低電平有效I/OCHRDY——I/O通道準(zhǔn)備好，輸入、高電平有效1.信號(hào)功能（續(xù)1）IRQ2～I(xiàn)RQ7——中斷請(qǐng)求信號(hào)，輸入、高有效AEN——地址允許信號(hào)，輸出、高有效，用于指示DMA總線周期DRQ1～DRQ3——DMA請(qǐng)求信號(hào)，輸入、高有效-DACK0～-DACK3——DMA響應(yīng)信號(hào)，輸出、低有效T/C——計(jì)數(shù)結(jié)束信號(hào)，輸出、正脈沖有效1.信號(hào)功能（續(xù)2）RESET——復(fù)位信號(hào)，輸出、高有效-IOCHCK——I/O通道校驗(yàn)，輸入、低有效OSC——晶振頻率脈沖，輸出14.31818MHz的主振頻率信號(hào)CLK——系統(tǒng)時(shí)鐘，輸出4.77MHz的系統(tǒng)時(shí)鐘信號(hào)＋5V、－5V、＋12V、－12V、GND——電源和地線2.PC總線存儲(chǔ)器讀總線周期I/OCHRDYA19～A0D7～D0T4T3T2T1ALECLK-MEMRPC總線存儲(chǔ)器讀總線周期T1狀態(tài)——送出存儲(chǔ)器地址T2狀態(tài)——存儲(chǔ)器讀控制信號(hào)有效T3狀態(tài)——檢測(cè)I/OCHRDY準(zhǔn)備好信號(hào)，確定是否插入等待狀態(tài)TwT4狀態(tài)——讀取存儲(chǔ)器送來的數(shù)據(jù)2.PC總線存儲(chǔ)器寫總線周期I/OCHRDY

A19～A0D7～D0T4T3T2T1ALECLK-MEMWPC總線存儲(chǔ)器寫總線周期T1狀態(tài)——送出存儲(chǔ)器地址T2狀態(tài)——存儲(chǔ)器寫控制信號(hào)有效；同時(shí)送出數(shù)據(jù)T3狀態(tài)——檢測(cè)I/OCHRDY準(zhǔn)備好信號(hào)，確定是否插入等待狀態(tài)TwT4狀態(tài)——存儲(chǔ)器讀取數(shù)據(jù)3.PC總線I/O讀總線周期I/OCHRDYA15～A0D7～D0T4TwT3T2T1ALECLK-IORPC總線I/O讀總線周期T1狀態(tài)——送出I/O地址T2狀態(tài)——I/O讀控制信號(hào)有效T3狀態(tài)——確定插入一個(gè)等待狀態(tài)TwTw狀態(tài)——檢測(cè)I/OCHRDY準(zhǔn)備好信號(hào)，確定是否再插入等待狀態(tài)TwT4狀態(tài)——CPU讀取外設(shè)送來的數(shù)據(jù)3.PC總線I/O寫總線周期I/OCHRDYA15～A0D7～D0T4TwT3T2T1ALECLK-IOWPC總線I/O寫總線周期T1狀態(tài)——送出I/O地址T2狀態(tài)——I/O寫控制信號(hào)有效；同時(shí)在送出數(shù)據(jù)T3狀態(tài)——確定插入一個(gè)等待狀態(tài)TwTw狀態(tài)——檢測(cè)I/OCHRDY準(zhǔn)備好信號(hào)，確定是否再插入等待狀態(tài)TwT4狀態(tài)——外設(shè)讀取CPU送來的數(shù)據(jù)5.3.3ISA總線IBMPC/XT微機(jī)系統(tǒng)采用Intel8088CPU，它所連接的存儲(chǔ)器、I/O設(shè)備均為8位，因此，該系統(tǒng)采用8位總線標(biāo)準(zhǔn)。由于Intel8086及80286為16位的CPU，它們既可以連接8位設(shè)備又可以連接16位設(shè)備，顯然8位總線標(biāo)準(zhǔn)就不再適用。為此，IBM制定了16位工業(yè)標(biāo)準(zhǔn)總線(IndustryStandardArchitecture)—ISA總線，又稱AT總線。它保留了原來PC總線的全部62個(gè)引腳信號(hào)，以便與原PC總線插件板兼容，同時(shí)它又在底板上增加了一個(gè)36引腳的插槽，以便增加新的功能。因此，IBMPC/XT總線又稱為ISA-8，而IBMPC/AT總線稱為ISA-16。新增36芯插槽LA17~LA23：地址線SD08~SD15：數(shù)據(jù)線SBHE：總線高字節(jié)允許信號(hào)IRQ10~IRQ15：中斷請(qǐng)求輸入線DRQ0,DRQ5~DRQ7及-DACK0,-DACK5~-DACK7：DMA請(qǐng)求及響應(yīng)線-MEMR,-MEMW：存儲(chǔ)器讀寫-MEMCS16,I/OCS16：存儲(chǔ)器與I/O端口片選-MASTER：與DMA相關(guān)的主控信號(hào)5.3.4PCI總線PCI(PeripheralComponentInterconnect)總線外部設(shè)備互連總線

它把一個(gè)計(jì)算機(jī)系統(tǒng)的總線分為幾個(gè)檔次。速度最高的為處理器總線，可連接主存儲(chǔ)器等高速部件；第二級(jí)為PCI總線，可直接連接工作速度較高的卡，如圖形加速卡、高速網(wǎng)卡等，也可以通過IDE控制器、SCSI控制器連接高速硬盤等設(shè)備；第三級(jí)通過PCI總線的橋，可以與目前常用的ISA總線的設(shè)備相連，以提高兼容性。總線的分級(jí)管