2023年浙江工業(yè)大學計算機組成考試要點

《計算機組成原理》復習大綱計算機的硬件組成包含五大功能部件：存儲器，運算器,控制器，輸入設備,輸出設備定點數和浮點數的表達數的原碼、反碼、補碼表達。正數相同，負數取反加1定點加減運算、溢出檢測方法雙符號位單符號位邏輯運算邏輯非,加,乘，異：例題：某加法器進位鏈小組信號為C4Ｃ3Ｃ２Ｃ1,低位來的進位信號為C0，請分別按下述兩種方式寫出C4C3Ｃ2C1的邏輯表達式：?解:（1）串行進位方式：C1=G１+P１C０其中:G1=A1B1,Ｐ１＝Ａ1⊕BC2＝G2+Ｐ２C1G2=A2Ｂ2,Ｐ2=Ａ2⊕C3=G3＋P3C2Ｇ3=Ａ3B３,Ｐ3=A３Ｃ４＝G4+P4C3G4＝A4Ｂ4,P4＝A4(2)并行進位方式：C１=Ｇ１+P1C0C2=Ｇ2+P2G1+P2Ｐ１C0Ｃ3＝G3+P3G2+P3P2G1+P3Ｐ2P1Ｃ0C４=Ｇ４+P4G3＋Ｐ4Ｐ3Ｇ2+P4P３Ｐ2Ｇ1+P４P３Ｐ2P1C０其中G1—G4，P1—P４表達式與串行進位方式相同。浮點加減運算，浮點數的溢出判別0操作數檢查,對階（小階對大階）,尾數進行加減運算，結果規(guī)格化并舍入解決舍入(直接刪除）,尾數溢出(尾數右移，階碼加1,最低位從最右端移除)存儲器容量的擴展：字擴展和位擴展。計算需求(需多少片)各芯片（組）的地址分派＊畫出各片（組）的地址、數據、片選、R/W信號線連接隨機存儲器分為２種,其中哪一種需要動態(tài)刷新？靜態(tài)讀寫存儲器(SＲAM）快,容量小動態(tài)讀寫存儲器（ＤRAM)容量大，電容式(須刷新）集中式刷新（每個刷新周期都被刷新,周期間后半時間用于刷新，死區(qū),無法讀/寫。),分散式刷新(刷新在每一次讀寫周期中,也許導致反復刷新），異步刷新(固定幾次刷新）主存的技術指標存儲容量,存取時間,存儲周期,存儲器帶寬主存儲器和CPU之間增長高速緩沖存儲器的重要目的是什么？為了解決cpu和主存直接速度不匹配(工作原理:基于程序和數據訪問的局部性cpu/cachｅ間：字為單位cacｈe/主存：塊為單位命中率h,訪問效率e＝tc／ta，平均訪問時間:tａ)Caｃｈe與主存間的地址映像方式有３種:全相聯映射(主存的每一塊都能復制到cache的任何一塊）、直接（一個主存塊智能復制到cａｃhe的一個特殊行上）、組相聯在物理構成上，存儲器系統通常分為３層：高速緩存－>主存－>輔存一條指令由哪幾部分構成？（指令格式)操作碼字段（OP)＋地址碼字段(Ａ)指令的尋址和操作數的尋址方式重要有哪些?指令尋址:順序尋址和跳躍尋址操作數尋址:隱含尋址，立即尋址,直接尋址,間接尋址，寄存器尋址，寄存器間接尋址，偏移尋址（相對尋址,基址尋址，變址尋址），段尋址方式,堆棧尋址。擬定不同尋址方式下的有效地址。P１14中央解決器CＰU的基本組成。運算器＋ｃaｃhｅ+控制器ＣPU中的重要寄存器有哪些？作用？P128數據緩沖寄存器（ＤＲ）：暫存ALU運算結果指令寄存器（IR)：保存當前正在執(zhí)行的一條指令程序計數器(PC）:用來存放正在執(zhí)行的指令的地址,或下一條指令的地址數據地址寄存器（AR）:保存當前cｐu所訪問的數據cacｈｅ存儲器單元地址通用寄存器（R０~R3）：為AＬU提供工作區(qū)狀態(tài)字寄存器(ＰＳW）:保存算數指令和邏輯指令運算或測試結果建立的各種條件代碼ＣPU中用來存放現行指令的是什么寄存器？指令寄存器(IR）控制器可分為兩種：微程序控制器和組合邏輯控制器。P145微程序控制器：基本思想：仿照解題的方法，把操作控制信號編制成微指令,存放到控制存儲器里，運營時，從控存中取出微指令,產生指令運營所需的操作控制信號。從上述可以看出，微程序設計技術是用軟件方法來設計硬件的技術。簡版:將微操作序列代碼化,存放于控制存儲器中執(zhí)行指令時，依次讀取微指令,產生控制信號硬連線控制器的基本思想是:某一微操作控制信號是指令操作碼譯碼輸出、時序信號和狀態(tài)條件信號的邏輯函數,即用布爾代數寫出邏輯表達式,然后用門電路、觸發(fā)器等器件實現微程序控制器的組成原理框圖。P147什么是微指令?說明機器指令與微指令的區(qū)別。指令，即指機器指令,是計算機執(zhí)行某種操作的命令。每一條指令可以完畢一個獨立的算術運算或邏輯運算操作?？刂撇考ㄟ^控制線向執(zhí)行部件發(fā)出各種控制命令,通常把這種控制命令叫做微命令,而一組實現一定操作功能的微命令的組合，構成一條微指令。許多條微指令組成的序列構成了微程序,微程序則完畢對指令的解釋執(zhí)行。

微指令:把在同一ＣPU周期內并行執(zhí)行的微操作控制信息,存儲在控制存儲器里，稱為一條微指令(它是若干微命令的組合,存放在一個控制存儲器單元中。一條微指令通常至少包含兩大部分信息:操作控制字段,又稱微操作碼字段，用以產生某一步操作所需的各個微操作控制信號。順序控制字段,又稱微地址碼字段，用以控制產生下一條要執(zhí)行的微指令地址。）微周期：讀取一條微指令并執(zhí)行所需的時間微命令：控制部件向執(zhí)行部件發(fā)出的各種控制命令叫作微命令，它是構成控制序列的最小單位。微操作:微命令的操作過程,由微命令控制實現的最基本操作什么是解決機字長？（機器字長是指計算機能直接解決的二進制數據的位數,決定了計算機的運算精度。通常與主存單元的位數一致）解決機運算器中一次可以完畢二進制運算的位數。雙總線結構機器的數據通路。P１40 流水CPＵ、并行解決技術,流水線中的重要問題流水方式CPU：指令部件、指令隊列、執(zhí)行部件指令流水線指令隊列:FIＦO執(zhí)行部件:可以有多個采用流水線方式構成的算術邏輯部件構成，可以將定點運算部件和浮點運算部件分開。并行解決技術（廣義含義）:只要在同一時刻（同時性）或在同一時間間隔內（并發(fā)性）完畢兩種或兩種以上性質相同或不同的工作,他們在時間上互相重疊,都體現了并行性三種形式1、時間并行(重疊）：讓多個解決過程在時間上互相錯開，輪流使用同一套硬件設備的各個部件，以加快硬件周轉而贏得速度，實現方式就是采用流水解決部件2、空間并行(資源反復）：以數量取勝,它能真正的體現同時性,LSI和VＬSI為其提供了技術保證。3、時間+空間并行，Pｅntiｕm中采用了超標量流水線技術。流水線中的重要問題：資源相關:多條指令進入流水線后在同一時鐘周期內爭用同一功能部件。解決辦法:后邊指令拖一拍再推動;增設一個功能部件數據相關ＲAW(ReａdAｆｔeｒWｒite)后面指令用到前面指令所寫的數據WAＷ(WｒｉteＡftｅrWrite)兩條指令寫同一個單元在簡樸流水線中沒有此類相關，由于不會亂序執(zhí)行ＷAＲ（ＷriｔeAfｔerRead)后面指令覆蓋前面指令所讀的單元在簡樸流水線中沒有此類相關解決辦法：可以推后后繼指令對相關單元的讀操作設立相關的直接通路(Fｏrｗａrdｉng）控制相關引起因素：轉移指令解決辦法:延遲轉移法，轉移預測法總線的特性、單總線結構、多總線結構總線是構成計算機系統的互聯機構，是多個系統功能部件之間進行數據傳送的公共通路?？偩€的特性可分為：物理特性、功能特性、電氣特性、時間特性。物理特性:總線的物理連接方式(根數、插頭、插座形狀,引腳排列方式)功能特性：每根線的功能（數據線、地址線、控制線）電氣特性：每根線上信號的傳遞方向及有效電平范圍。時間特性：規(guī)定了每根總線在什么時間有效。單總線：使用一條單一的系統總線來連接CPU、內存和I/O設備。多總線：在ＣPU、主存、I/O之間互聯采用多條總線總線的信息傳送方式串行傳送：使用一條傳輸線重要優(yōu)點是成本比較低廉缺陷就是速度慢并行傳送：每一數據位需要一條傳輸線分時傳送:總線復用(某傳輸線上既傳地址信息，又傳數據信息)或是共享總線的部件分時使用總線總線的仲裁方式集中式仲裁:仲裁方式必有一個中央仲裁器，它受理所有功能模塊的總線請求，按優(yōu)先原則或公平原則。分布式仲裁:分布式仲裁不需要中央仲裁器,每個功能模塊都有自己的仲裁號和仲裁器。集中式仲裁：每個功能模塊有兩條線連到總線控制器請求信號線ＢＲ授權信號線ＢＧＢＳ表達總線使用情況:1為使用中,0為空閑集中式仲裁有三種：鏈式查詢方式2、計數器定期查詢方式3、獨立請求方式鏈式查詢方式:BＧ串連離中央仲裁器最近的設備具有最高優(yōu)先權，離總線控制器越遠，優(yōu)先權越低。優(yōu)點:只用很少幾根線就能按一定優(yōu)先順序實現總線控制，并且這種鏈式結構很容易擴充設備。缺陷:是對詢問鏈的電路故障很敏感，優(yōu)先級固定。計數器定期查詢方式：通過ＢR線發(fā)出總線請求；BS線為０時，計數器開始計數，計數值通過一組地址線發(fā)向各設備；當計數值與請求總線的設備地址一致時，BS置1,獲得總線使用權；每次計數可以從“0”開始,也可以從中止點開發(fā)始。計數器的初值可用程序來設立,以方便地改變優(yōu)先順序。在獨立請求方式中:每個設備均有一對總線請求線BRi和總線授權線BGi。總線仲裁器中有一個排隊電路，它根據一定的優(yōu)先順序決定一方面響應哪個設備的請求,發(fā)出授權信號BGｉ。獨立請求方式的優(yōu)點是響應時間快,對優(yōu)先順序的控制相稱靈活。因此當代總線標準普遍采用該方式。分布式仲裁:不需要中央仲裁器，而是多個仲裁器競爭使用總線。當它們有總線請求時,把它們唯一的仲裁號發(fā)送到共享的仲裁總線上，每個仲裁器將仲裁總線上得到的號與自己的號進行比較。假如仲裁總線上的號大，則它的總線請求不予響應,并撤消它的仲裁號。最后,獲勝者的仲裁號保存在仲裁總線上。顯然，分布式仲裁是以優(yōu)先級仲裁策略為基礎。什么是總線的定期?同步定期和異步定期總線定期總線的信息傳送過程：請求總線、總線仲裁、尋址、信息傳送、狀態(tài)返回?？偩€定期：是指事件出現在總線上的時序關系。同步定期:異步定期:總線定期是總線系統的又一核心問題之一。為了同步主方、從方的操作，必須制訂定期協議，通常采用同步定期與異步定期兩種方式在同步定期協議中，事件出現在總線上的時刻由總線時鐘信號來擬定，總線周期的長度是固定的。在異步定期協議中,后一事件出現在總線上的時刻取決于前一事件的出現,即建立在應答式或互鎖機制基礎上，不需要統一的公共時鐘信號。在異步定期中,總線周期的長度是可變的。當代的總線標準大都能支持以下數據傳送模式：①讀/寫操作;②塊傳送操作；③寫后讀、讀修改寫操作;④廣播、廣集操作。單總線、多總線結構的性能特點？單總線結構特點：被限定在一個被所有設備所能承受的通用時鐘頻率(CｌockFreｑｕeｎｃy)上面，系統的整體性能不高。在單總線結構中，規(guī)定連接到總線上的邏輯部件必須高速運營，以便在某些設備需要使用總線時,能迅速獲得總線控制權；而當不再使用總線時，能迅速放棄總線控制權。否則,由于一條總線由多種功能部件共用,也許導致很大的時間延遲。CＰＵ與I/O之間數據傳輸的控制方式有：1、程序查詢方式P2３92、程序中斷方式Ｐ242(由軟件和硬件共同實現)3、直接內存訪問方式(ＤMA)P2534、通道方式P261??由硬件實現I/O接口的重要功能:Ｐ19２控制，緩沖，狀態(tài),轉換,整理,程序中斷。I/Ｏ地址編址方式有哪些?各有什么優(yōu)缺陷？獨立編制方式：Ｉ/O與存儲器分別編址(存儲器和I/Ｏ端口在兩個獨立的地址空間中） (1)優(yōu)點:I/Ｏ端口的地址碼較短，譯碼電路簡樸,存儲器同I/O端口的操作指令不同，程序比較清楚；存儲器和Ｉ/O端口的控制結構互相獨立,可以分別設計(２)缺陷:需要有專用的I／Ｏ指令,程序設計的靈活性較差統一編制方式：I/O與存儲器一起編址（存儲器和I／O端口共用統一的地址空間,當一個地址空間分派給I／Ｏ端口以后，存儲器就不能再占有這一部分的地址空間)(１)優(yōu)點：不需要專用的I/O指令,任何對存儲器數據進行操作的指令都可用于I/O端口的數據操作，程序設計比較靈活；由于Ｉ／O端口的地址空間是內存空間的一部分，這樣,I/Ｏ端口的地址空間可大可小，從而使外設的數量幾乎不受限制(2)缺陷：I/Ｏ端口占用了內存空間的一部分，影響了系統的內存容量；訪問I/Ｏ端口也要同訪問內存同樣,由于內存地址較長，導致執(zhí)行時間增長什么是程序查詢方式、中斷方式和DMＡ方式?程序查詢方式是CPU管理I/O設備的最簡樸方式,CＰU定期執(zhí)行設備服務程序，積極來了解設備的工作狀態(tài)。這種方式浪費ＣPU的寶貴資源。程序中斷方式是各類計算機中廣泛使用的一種數據互換方式。當某一外設的數據準備就緒后，它“積極”向CPU發(fā)出請求信號。ＣＰＵ響應中斷請求后,暫停運營主程序,自動轉移到該設備的中斷服務子程序,為該設備進行服務,結束時返回主程序。中斷解決過程可以嵌套進行,優(yōu)先級高的設備可以中斷優(yōu)先級低的中斷服務程序。DＭＡ，全稱為存儲器直接讀取,它是一種機制，用以實現I/O設別與進程之間的數據異步傳輸。（描述性回答，重點在于異步傳輸)ＤMＡ基本思想是:通過硬件控制實現主存與I/O設備間的直接數據傳送，在傳送過程中無需CPU的干預。數據傳送是在DＭA控制器控制下進行的。優(yōu)點：速度快。有助于發(fā)揮CPU的效率。 DMＡ方式采用以下三種方法：①停止ＣＰU訪內；②周期挪用（合用于Ｉ/O設備的額讀寫周期大于內存的存取周期）需要外設申請總線,所以前面的那句話;③DMA與CPＵ交替訪內。DMA控制器按其組成結構,分為選擇型和多路型兩類。(合用于CＰＵ的工作周期大于內存的工作周期，這時候總顯得合用全是分時合用的，有分時控制!）中斷的過程。P242什么是中斷向量?中斷向量：當CPU響應中斷時,由硬件直接產生一個固定的地〗址(即向量地址)由向量地址指出每個中斷源設備的中斷服務程序入口，這種方法通常稱為向量中斷。單級中斷、多級中斷單級中