數(shù)模與模數(shù)轉(zhuǎn)換器

數(shù)模與模數(shù)轉(zhuǎn)換器第一頁，共七十七頁，2022年，8月28日

10.1D/A(AnalogtoDigital)轉(zhuǎn)換器

10.2A/D(Digital

toAnalog)轉(zhuǎn)換器

10.0引言本章內(nèi)容簡介:第二頁，共七十七頁，2022年，8月28日教學(xué)基本要求1、掌握倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器(DAC)、集成D/A轉(zhuǎn)換器7520的工作原理及相關(guān)計算。2、正確理解D/A轉(zhuǎn)換器的兩種輸出方式。3、掌握并行比較、逐次比較、雙積分A/D轉(zhuǎn)換器(ADC)的工作原理及其特點。4、正確理解D/A、A/D轉(zhuǎn)換器的主要參數(shù)。AnalogDigitalConverterandDigitalAnalogConverter第三頁，共七十七頁，2022年，8月28日D/A轉(zhuǎn)換、A/D轉(zhuǎn)換的應(yīng)用

模

擬

傳感器

A/D

轉(zhuǎn)換器

數(shù)字控制

計算機

D/A

轉(zhuǎn)換器

模擬

控制器

工業(yè)生產(chǎn)過程控制對象

ADC和DAC已成為計算機系統(tǒng)中不可缺少的接口電路。傳感器(溫度、壓力、流量、應(yīng)力等）計算機進行數(shù)字處理（如計算、濾波）、數(shù)據(jù)保存等用模擬量作為控制信號第四頁，共七十七頁，2022年，8月28日10.1.1倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器

10.1.2權(quán)電流型D/A轉(zhuǎn)換器

10.1.3D/A轉(zhuǎn)換器的輸出方式

10.1.4D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)

10.1.5集成D/A轉(zhuǎn)換及其應(yīng)用

10.1.0D/A轉(zhuǎn)換器概述

10.1D/A轉(zhuǎn)換器第五頁，共七十七頁，2022年，8月28日1、DAC的功能:將數(shù)字量成正比地轉(zhuǎn)換與之對應(yīng)成模擬量。（設(shè)D/A轉(zhuǎn)換器的輸入數(shù)字量為n位）n位數(shù)字量模擬量0~5V或0~10V等10.1.0D/A轉(zhuǎn)換器概述DAC4位8位10位1位16位等n=第六頁，共七十七頁，2022年，8月28日如何實現(xiàn)D/A？10.1.0D/A轉(zhuǎn)換器概述

數(shù)字量是用代碼按數(shù)位組合而成的,對于有權(quán)碼,每位代碼都有一定的權(quán)值，如能將每一位代碼按其權(quán)的大小轉(zhuǎn)換成相應(yīng)的模擬量,然后，將這些模擬量相加,即可得到與數(shù)字量成正比的模擬量,這樣，就可以實現(xiàn)數(shù)字量--模擬量的轉(zhuǎn)換。2.

實現(xiàn)D/A轉(zhuǎn)換的基本思想第七頁，共七十七頁，2022年，8月28日3.

D/A轉(zhuǎn)換器的組成:10.1.0D/A轉(zhuǎn)換器概述電阻網(wǎng)絡(luò)模擬電子開關(guān)求和運算放大器第八頁，共七十七頁，2022年，8月28日4.

D/A轉(zhuǎn)換器的分類:10.1.0D/A轉(zhuǎn)換器概述按解碼網(wǎng)絡(luò)結(jié)構(gòu)分類T型電阻網(wǎng)絡(luò)DAC倒T形電阻網(wǎng)絡(luò)DAC權(quán)電流DAC

權(quán)電阻網(wǎng)絡(luò)DAC按模擬電子開關(guān)電路分類CMOS開關(guān)型DAC雙極型開關(guān)型DAC電流開關(guān)型DACECL電流開關(guān)型DACD/A轉(zhuǎn)

換

器第九頁，共七十七頁，2022年，8月28日10.1.1倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器Di=0,Si則將電阻2R接地Di=1,Si接運算放大器反相端，電流Ii流入求和電路

電阻網(wǎng)絡(luò)模擬電子開關(guān)求和運算放大器輸出模擬電壓輸入4位二進制數(shù)根據(jù)運放線性運用時虛地的概念可知，無論模擬開關(guān)Si處于何種位置，與Si相連的2R電阻將接“地”或虛地。1、原理電路第十頁，共七十七頁，2022年，8月28日10.1.1倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器2、D/A轉(zhuǎn)換器的倒T形電阻網(wǎng)絡(luò)基準(zhǔn)電源VREF提供的總電流為：I=？流過各開關(guān)支路的電流：I3=？I2=？I1=？I0=？I/4I/8I/16RRRRI/2I/4I/8I/16I/2I3I2I1I0流入每個2R電阻的電流從高位到低位按2的整數(shù)倍遞減。第十一頁，共七十七頁，2022年，8月28日10.1.1倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器3.工作原理：II2I1I0I3流入運放的總電流：

i＝

I0+I1+I2+I3(10.1.1)第十二頁，共七十七頁，2022年，8月28日10.1.1倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器3.工作原理：II2I1I0I3輸出模擬電壓：

(10.1.2)第十三頁，共七十七頁，2022年，8月28日10.1.1倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器3.工作原理：4位倒T形電阻網(wǎng)絡(luò)DAC的輸出模擬電壓：(10.1.2)推廣到n位倒T形電阻網(wǎng)絡(luò)DAC,有：(10.1.3)令：則O=–KNB

(10.1.4)上式表明，在電路中輸入的每一個二進制數(shù)NB，均能得到與之成正比的模擬電壓輸出。第十四頁，共七十七頁，2022年，8月28日為提高D/A轉(zhuǎn)換器的精度，對電路參數(shù)的要求：(1)基準(zhǔn)電壓穩(wěn)定性好；(2)倒T形電阻網(wǎng)絡(luò)中R和2R電阻比值的精度要高；(3)每個模擬開關(guān)的開關(guān)電壓降要相等(4)為實現(xiàn)電流從高位到低位按2的整數(shù)倍遞減，模擬開關(guān)的導(dǎo)通電阻也相應(yīng)地按2的整數(shù)倍遞增。為進一步提高D/A轉(zhuǎn)換器的精度，可采用權(quán)電流型D/A轉(zhuǎn)換器。10.1.1倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器第十五頁，共七十七頁，2022年，8月28日10.1.2權(quán)電流型D/A轉(zhuǎn)換器Di=1時，開關(guān)Si接運放的反相端;Di=0時，開關(guān)Si接地。電路在恒流源電路中，各支路權(quán)電流的大小均不受開關(guān)導(dǎo)通電阻和壓降的影響，這樣降低了對開關(guān)電路的要求，提高了轉(zhuǎn)換精度。采用恒流源電路后對提高轉(zhuǎn)換精度有什么好處？第十六頁，共七十七頁，2022年，8月28日實際的權(quán)電流D/A轉(zhuǎn)換器電路10.1.2權(quán)電流型D/A轉(zhuǎn)換器第十七頁，共七十七頁，2022年，8月28日D7

D6

D5

D4

D3

D2

D1

D0模擬量11111111100000011000000001111111000000010000000010.1.3D/A轉(zhuǎn)換器的輸出方式表10.1.18位D/A轉(zhuǎn)換器在單極性輸出時的輸入/輸出關(guān)系……第十八頁，共七十七頁，2022年，8月28日1.單極性輸出方式

倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器單極性電壓輸出的電路反相輸出同相輸出

10.1.3D/A轉(zhuǎn)換器的輸出方式第十九頁，共七十七頁，2022年，8月28日10.1.3D/A轉(zhuǎn)換器的輸出方式雙極性輸出的8位D/A轉(zhuǎn)換器輸入與輸出關(guān)系十進制數(shù)2的補碼偏移二進制碼模擬量D7

D6

D5

D4

D3

D2

D1D0D7

D6

D5

D4

D3

D2

D1

D0O/VLSB12701111111111111111271260111111011111110126…－11111111101111111－1…－1271000000100000001－127－1281000000000000000－128第二十頁，共七十七頁，2022年，8月28日10.1.3D/A轉(zhuǎn)換器的輸出方式雙極性輸出的8位D/A轉(zhuǎn)換器NB’第二十一頁，共七十七頁，2022年，8月28日10.1.4D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)1.轉(zhuǎn)換精度：通常用分辨率和轉(zhuǎn)換誤差來描述。分辨率：其定義為D/A轉(zhuǎn)換器模擬輸出電壓可能被分離的等級數(shù)。實際應(yīng)用中往往用輸入數(shù)字量的位數(shù)表示D/A轉(zhuǎn)換器的分辨率。分辨率也可以用能分辨的最小輸出電壓與最大輸出電壓之比給出。n位D/A轉(zhuǎn)換器的分辨率可表示為第二十二頁，共七十七頁，2022年，8月28日轉(zhuǎn)換誤差：轉(zhuǎn)換誤差：轉(zhuǎn)換誤差是指D/A轉(zhuǎn)換器實際精度與理論上可達到的精度之間存在誤差。產(chǎn)生原因：由于D/A轉(zhuǎn)換器中各元件參數(shù)值存在誤差，如基準(zhǔn)電壓不夠穩(wěn)定或運算放大器的零漂等各種因素的影響。幾種轉(zhuǎn)換誤差：有如比例系數(shù)誤差、失調(diào)誤差和非線性誤差等10.1.4D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)第二十三頁，共七十七頁，2022年，8月28日10.1.4D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)

比例系數(shù)誤差：是指實際轉(zhuǎn)換特性曲線的斜率與理想特性曲線斜率的偏差。

如在n位倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中，當(dāng)VREF偏離標(biāo)準(zhǔn)值△VREF時，就會在輸出端產(chǎn)生誤差電壓。由式可知

由△VREF引起的誤差屬于比例系數(shù)誤差。

第二十四頁，共七十七頁，2022年，8月28日10.1.4D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)失調(diào)誤差：由運算放大器的零點漂移引起，其大小與輸入數(shù)字量無關(guān)，該誤差使輸出電壓的轉(zhuǎn)移特性曲線發(fā)生平移。三位D/A轉(zhuǎn)換器的失調(diào)誤差如圖所示。

第二十五頁，共七十七頁，2022年，8月28日10.1.5集成D/A轉(zhuǎn)換器及其應(yīng)用1.AD7520D/A轉(zhuǎn)換器10位CMOS電流開關(guān)型D/A轉(zhuǎn)換器

第二十六頁，共七十七頁，2022年，8月28日10.1.5集成D/A轉(zhuǎn)換器及其應(yīng)用1.AD7520D/A轉(zhuǎn)換器中的1位CMOS模擬開關(guān)電路優(yōu)點：使用簡便、功耗低、轉(zhuǎn)換速度較快、溫度系數(shù)小、通用性強。第二十七頁，共七十七頁，2022年，8月28日10.1.5集成D/A轉(zhuǎn)換器及其應(yīng)用

2、集成D/A轉(zhuǎn)換器應(yīng)用之一：數(shù)字式可編程增益控制電路第二十八頁，共七十七頁，2022年，8月28日10.1.5集成D/A轉(zhuǎn)換器及其應(yīng)用

2、集成D/A轉(zhuǎn)換器應(yīng)用之二：

脈沖波產(chǎn)生電路

第二十九頁，共七十七頁，2022年，8月28日10.1.5集成D/A轉(zhuǎn)換及其應(yīng)用

*2.集成D/A轉(zhuǎn)換器DAC0832

它是八位的D/A變換器,即在對其輸入八位數(shù)字量后，通過外接的運算放大器，可以獲得相應(yīng)的模擬電壓值。

下圖是它的內(nèi)部框圖和引腳圖：第三十頁，共七十七頁，2022年，8月28日10.1.5集成D/A轉(zhuǎn)換及其應(yīng)用

*2.集成D/A轉(zhuǎn)換器DAC0832八位寄存器(1)輸入八位寄存器(2)輸入八位變換器－＋＋URRfbIout1Iout2AGNDVCCuoDGND&ILECSWR1WR2XFERA/DD7D0......11簡化電路框圖第三十一頁，共七十七頁，2022年，8月28日10.1.5集成D/A轉(zhuǎn)換及其應(yīng)用

*2.集成D/A轉(zhuǎn)換器DAC0832DAC0832管腳圖CSWR1WR2AGNDD4D5D6D7D0D1D2D3UCCURRfbDGNDILEXFERIout2Iout11234567891019181716151413121120CS：片選端WR1、WR2：寫入端D7--D0：數(shù)據(jù)輸入端XFER：轉(zhuǎn)移控制端ILE：所存使能端Iout2Iout1：電流輸出端UR：參考電壓端Rfb：內(nèi)部反饋電阻輸出端第三十二頁，共七十七頁，2022年，8月28日本節(jié)小結(jié)：D/A轉(zhuǎn)換器的功能是將輸入的二進制數(shù)字信號轉(zhuǎn)換成相對應(yīng)的模擬信號輸出。D/A轉(zhuǎn)換器根據(jù)工作原理基本上可分為二進制權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器和T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器兩大類。由于T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器只要求兩種阻值的電阻，因此最適合于集成工藝，集成D/A轉(zhuǎn)換器普遍采用這種電路結(jié)構(gòu)。如果輸入的是n位二進制數(shù)，則D/A轉(zhuǎn)換器的輸出電壓為：第三十三頁，共七十七頁，2022年，8月28日10.2.1A/D轉(zhuǎn)換的一般工作過程

10.2.2并行比較型A/D轉(zhuǎn)換器

10.2.3逐次比較型A/D轉(zhuǎn)換器10.2.4雙積分式A/D轉(zhuǎn)換器

10.2.5A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)

10.2A/D轉(zhuǎn)換器10.2.6集成A/D轉(zhuǎn)換器及其應(yīng)用

第三十四頁，共七十七頁，2022年，8月28日

A/D轉(zhuǎn)換器要將時間上連續(xù)，幅值也連續(xù)的模擬量轉(zhuǎn)換為時間上離散，幅值也離散的數(shù)字信號，它一般要包括取樣，保持，量化及編碼4個過程。A/D轉(zhuǎn)換器概述ADCDn~D0輸出數(shù)字量輸入模擬電壓能將模擬電壓成正比地轉(zhuǎn)換成對應(yīng)的數(shù)字量。1.A/D功能:第三十五頁，共七十七頁，2022年，8月28日2.A/D轉(zhuǎn)換器分類①并聯(lián)比較型

特點:轉(zhuǎn)換速度快,轉(zhuǎn)換時間10ns~1s,但電路復(fù)雜。②逐次逼近型

特點:轉(zhuǎn)換速度適中,轉(zhuǎn)換時間為幾s~100s,轉(zhuǎn)換精度高，在轉(zhuǎn)換速度和硬件復(fù)雜度之間達到一個很好的平衡。③雙積分型

特點:轉(zhuǎn)換速度慢,轉(zhuǎn)換時間幾百s~幾ms,但抗干擾能力最強。A/D轉(zhuǎn)換器概述第三十六頁，共七十七頁，2022年，8月28日10.2.1A/D轉(zhuǎn)換的一般工作過程

1.取樣與保持

采樣是將隨時間連續(xù)變化的模擬量轉(zhuǎn)換為在時間離散的模擬量。

采樣信號S(t)的頻率愈高，所采得信號經(jīng)低通濾波器后愈能真實地復(fù)現(xiàn)輸入信號。合理的采樣頻率由采樣定理確定。

采樣定理：設(shè)采樣信號S(t)的頻率為fs，輸入模擬信號I(t)的最高頻率分量的頻率為fimax，則fs≥2fimax (10.2.1)第三十七頁，共七十七頁，2022年，8月28日

要將取樣電路每次采得模擬信號轉(zhuǎn)換為數(shù)字信號都需要一定時間，為了給后續(xù)的量化編碼過程提供一個穩(wěn)定的值，在取樣電路后要保加持電路，將所采樣的模擬信號保持一段時間。取樣與保持過程往往是通過采樣與保持電路同時完成的。電路要求：AV1AV2=1A1的Ri高，A2的Ri高，A2的Ro低采樣不能放電保持1.取樣與保持10.2.1A/D轉(zhuǎn)換的一般工作過程（1）電路及工作原理第三十八頁，共七十七頁，2022年，8月28日2.量化與編碼為將模擬信號轉(zhuǎn)換為數(shù)字量，在A/D轉(zhuǎn)換過程中，必須將采樣–保持電路的輸出電量，按某種近似方式歸化到與之相應(yīng)的離散電平上。這一轉(zhuǎn)化過程我們稱為數(shù)值量化，簡稱量化。任何一個數(shù)字量的大小只能是某個規(guī)定的最小數(shù)量單位的整數(shù)倍。量化后的數(shù)值最后還需通過編碼過程用一個代碼表示出來。經(jīng)編碼后得到的代碼就是A/D轉(zhuǎn)換器輸出的數(shù)字量。10.2.1A/D轉(zhuǎn)換的一般工作過程量化編碼第三十九頁，共七十七頁，2022年，8月28日(1)量化及量化誤差量化過程中所取最小數(shù)量單位稱為量化單位用表示。它是數(shù)字信號最低位為1時所對應(yīng)的模擬量，即1LSB。任何一個數(shù)字量的大小只能是某個規(guī)定的最小數(shù)量單位的整數(shù)倍。在量化過程中由于采樣電壓不一定能被整除，所以量化前后不可避免地存在誤差，此誤差我們稱之為量化誤差，用表示。量化誤差屬原理誤差，它是無法消除的。A/D轉(zhuǎn)換器的位數(shù)越多，各離散電平之間的差值越小，量化誤差越小。

兩種近似量化方式：只舍不入量化方式和四舍五入的量化方式。10.2.1A/D轉(zhuǎn)換的一般工作過程第四十頁，共七十七頁，2022年，8月28日只舍不入量化方式:量化中把不足1個量化單位的部分舍棄；最大量化誤差為：四舍五入量化方式:量化過程將不足半個量化單位部分舍棄，對于等于或大于半個量化單位部分按一個量化單位處理。其最大量化誤差為：最大量化誤差為（2）兩種量化方式01V1111101011000110100010000Δ=0v7Δ=7/8v6Δ=6/8v5Δ=5/8v4Δ=4/8v3Δ=3/8v2Δ=2/8v1Δ=1/8v輸入信號編碼模擬電平01V110101100011010001000輸入信號編碼模擬電平0Δ=0v1Δ=2/15v2Δ=4/15v3Δ=6/15v4Δ=8/15v5Δ=10/15v6Δ=12/15v7Δ=14/15v11110.2.1A/D轉(zhuǎn)換的一般工作過程第四十一頁，共七十七頁，2022年，8月28日10.2.2并行比較型A/D轉(zhuǎn)換器1、電路組成

電壓比較器輸入模擬電壓精密電阻網(wǎng)絡(luò)（23個電阻）精密參考電壓D觸發(fā)器VREF/153VREF/157VREF/159VREF/1511VREF/155VREF/1513VREF/15輸出數(shù)字量第四十二頁，共七十七頁，2022年，8月28日10.2.2并行比較型A/D轉(zhuǎn)換器2、工作原理11VREF/159VREF/1513VREF/157VREF/153VREF/15VREF/155VREF/15VI=8VREF/1511110000001111I7的優(yōu)先級最高001vivO第四十三頁，共七十七頁，2022年，8月28日

vI

CO1CO2CO3CO4CO5CO6CO7

D2D1D0

7VREF/15

vI9VREF/15

0001111100

9VREF/15

vI11VREF/15

0011111101

5VREF/15

vI7VREF/15

0000111011

3VREF/15

vI

5VREF/15000001101011VREF/15

vI13VR/15

011111111013VREF/15

vIVREF/15

1111111111

VREF/15

vI

3VREF/15

0000001001

0vIVREF/15

0000000000

根據(jù)各比較器的參考電壓值，可以確定輸入模擬電壓值與各比較器輸出狀態(tài)的關(guān)系。比較器的輸出狀態(tài)由D觸發(fā)器存儲，經(jīng)優(yōu)先編碼器編碼，得到數(shù)字量輸出。10.2.2并行比較型A/D轉(zhuǎn)換器2、工作原理第四十四頁，共七十七頁，2022年，8月28日10.2.2并行比較型A/D轉(zhuǎn)換器3、電路特點：在并行A/D轉(zhuǎn)換器中，輸入電壓I同時加到所有比較器的輸入端，從I加入到三位數(shù)字量穩(wěn)定輸出所經(jīng)歷的時間為比較器、D觸發(fā)器和編碼器延遲時間之和。如不考慮各器件的延遲，可認為三位數(shù)字量是與I輸入時刻同時獲得的。所以它具有最短的轉(zhuǎn)換時間。

缺點是電路復(fù)雜，如三位ADC需比較器的個數(shù)目為7個位數(shù)越多矛盾越突出。為了解決提高分辨率和增加元件數(shù)的矛盾，可以采取分級并行轉(zhuǎn)換的方法。單片集成并行比較型A/D轉(zhuǎn)換器的產(chǎn)品很多，如AD公司的AD9012(TTL工藝8位)、AD9002(ECL工藝，8位)、AD9020(TTL工藝，10位)等。第四十五頁，共七十七頁，2022年，8月28日10.2.2并行比較型A/D轉(zhuǎn)換器分級并行轉(zhuǎn)換10位A/D轉(zhuǎn)換器第四十六頁，共七十七頁，2022年，8月28日

逐次比較型A/D轉(zhuǎn)換器逐次逼近轉(zhuǎn)換過程與用天平稱物重非常相似

。所加砝碼重量第一次第二次第三次第四次再加4克再加2克再加1克8克砝碼總重<待測重量Wx，8克砝碼保留砝碼總重仍<待測重量Wx，4克砝碼保留砝碼總重>待測重量Wx，2克砝碼撤除砝碼總重＝待測重量Wx，1克砝碼保留

結(jié)果8克12克12克13克

1.轉(zhuǎn)換原理所用砝碼重量：8克、4克、2克和1克。設(shè)待秤重量Wx=13克。稱重過程

第四十七頁，共七十七頁，2022年，8月28日

逐次比較型A/D轉(zhuǎn)換器1.轉(zhuǎn)換原理

100…0100…0I

≥VREF/2

1I

<VREF/2

0第四十八頁，共七十七頁，2022年，8月28日

逐次比較型A/D轉(zhuǎn)換器1.轉(zhuǎn)換原理

010…0010…0I

≥3/4VREF

1010I

<3/4VREF

第四十九頁，共七十七頁，2022年，8月28日

逐次比較型A/D轉(zhuǎn)換器1.轉(zhuǎn)換原理001…0001…0I

≥5/8VREF

1010I

<5/8VREF

10第五十頁，共七十七頁，2022年，8月28日10000000A=6.84VVREF=10V10101111第五十一頁，共七十七頁，2022年，8月28日四位逐次比較型A/D轉(zhuǎn)換器的邏輯電路如下圖所示。圖中五位移位寄存器可進行并入/并出或串入、串出操作，其F為并行置數(shù)端，高電平有效，S為高位串行輸入。數(shù)據(jù)寄存器由D邊沿觸發(fā)器組成，數(shù)字量從Q4~Q1輸出試分析電路的工作原理。100001111101D1D2D3F為并行置數(shù)端，高電平有效S為高位串行輸入D/A轉(zhuǎn)換器輸出電壓O＝VREF/2,

送入比較器C與I比較；若I＞

O則比較器C輸出c為1，否則為0。比較結(jié)果（1或0）送至數(shù)據(jù)寄存器的D4~D1。

10.2.3逐次比較型A/D轉(zhuǎn)換器第五十二頁，共七十七頁，2022年，8月28日1D31111011D1D2D30010.2.3逐次比較型A/D轉(zhuǎn)換器第五十三頁，共七十七頁，2022年，8月28日1D21110111D1D2D30D310.2.3逐次比較型A/D轉(zhuǎn)換器第五十四頁，共七十七頁，2022年，8月28日1D21101111D1D2D3D3D110.2.3逐次比較型A/D轉(zhuǎn)換器第五十五頁，共七十七頁，2022年，8月28日小結(jié)：

1、

逐次比較型A/D轉(zhuǎn)換器輸出數(shù)字量的位數(shù)越多轉(zhuǎn)換精度越高；

2、逐次比較型A/D轉(zhuǎn)換器完成一次轉(zhuǎn)換所需時間與其位數(shù)n和時鐘脈沖頻率有關(guān)，位數(shù)愈少，時鐘頻率越高，轉(zhuǎn)換所需時間越短；10.2.3逐次比較型A/D轉(zhuǎn)換器第五十六頁，共七十七頁，2022年，8月28日10.2.4雙積分式A/D轉(zhuǎn)換器

1、雙積分式A/D轉(zhuǎn)換器的基本指導(dǎo)思想

對輸入模擬電壓和參考電壓分別進行兩次積分，將輸入電壓平均值變換成與之成正比的時間間隔，然后利用時鐘脈沖和計數(shù)器測出此時間間隔，進而得到相應(yīng)的數(shù)字量輸出。該A/D轉(zhuǎn)換器也稱為電壓－時間－數(shù)字式積分器。第五十七頁，共七十七頁，2022年，8月28日3.雙積分式A/D轉(zhuǎn)換器2、復(fù)習(xí)積分器積分電路如圖所示，已知輸入I的波形，求：（1）I改為紅線所示的波形。設(shè)電路對I的積分時間t1=60ms，對VREF積分時使O=0的時刻為t2。計算t1時刻O=？t2-t1=?（2）若I改為藍線所示的波形，再計算t1=60ms時的O和t2-t1的值。解：(1)

t2-t1=30ms60110－6＋3t(ms)O(V)t1t210090t(ms)－3.8－5.1＋4t3P(－6V)(+3V)(－6V)(+3V)(+4V)I(V)第五十八頁，共七十七頁，2022年，8月28日3.雙積分式A/D轉(zhuǎn)換器2、復(fù)習(xí)積分器(－6V)(+3V)解：t3-t1=40ms60110－6＋3t(ms)O(V)t1t210090t(ms)－3.8－5.1＋4t3P結(jié)論:(1)t1一定，P與1成正比。(2)t1、VREF一定，t2-t1與I成正比。（2）若S1改為藍線所示的波形，t=60ms，計算O=?t2-t1=?第五十九頁，共七十七頁，2022年，8月28日10>0<010.2.4雙積分式A/D轉(zhuǎn)換器

第六十頁，共七十七頁，2022年，8月28日10.2.4雙積分式A/D轉(zhuǎn)換器00000(1)準(zhǔn)備階段工作原理CR信號將計數(shù)器清零；開關(guān)S2閉合，待積分電容放電完畢后，斷開S2。10.2.4雙積分式A/D轉(zhuǎn)換器第六十一頁，共七十七頁，2022年，8月28日10.2.4雙積分式A/D轉(zhuǎn)換器(2)第一次積分1T1=2nTC0001010111000t=t0時，開關(guān)S1與A端接通，正的被測電壓I加到積分器的輸入端。積分器開始對I積分，此階段稱為采樣階段工作原理00001010111001000101011111100010101110101001010111000第六十二頁，共七十七頁，2022年，8月28日10.2.4雙積分式A/D轉(zhuǎn)換器(2)第二次積分11001010VREF加到積分器的輸入端，積分器開始向相反方向進行第二次積分；當(dāng)t=t2時，積分器輸出電壓O≥0，比較器輸出C=0，時鐘脈沖控制門G被關(guān)閉，計數(shù)停止。工作原理10.2.4雙積分式A/D轉(zhuǎn)換器0第六十三頁，共七十七頁，2022年，8月28日10.2.4雙積分式A/D轉(zhuǎn)換器T1=2nTC?T2=Tc

T2=t1

t2

在計數(shù)器中所計的數(shù)=Qn-1…Q1Q0，(就是A/D轉(zhuǎn)換器得到的結(jié)果。第六十四頁，共七十七頁，2022年，8月28日10.2.4雙積分式A/D轉(zhuǎn)換器優(yōu)點：1.由于轉(zhuǎn)換結(jié)果與時間常數(shù)RC無關(guān)，從而消除了積分非線性帶來的誤差。2.由于雙積分A/D轉(zhuǎn)換器在T1時間內(nèi)采的是輸入電壓的平均值，因此具有很強的抗工頻干擾的能力。T1=2nTC3.不需要穩(wěn)定的時鐘源，只要時鐘源在一個轉(zhuǎn)換周期時間內(nèi)保持穩(wěn)定即可。第六十五頁，共七十七頁，2022年，8月28日1.轉(zhuǎn)換精度

10.2.5A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)

單片集成A/D轉(zhuǎn)換器的轉(zhuǎn)換精度是用分辨率和轉(zhuǎn)換誤差來描述的。

分辨率:說明A/D轉(zhuǎn)換器對輸入信號的分辨能力。通常以輸出二進制(或十進制)數(shù)的位數(shù)表示。轉(zhuǎn)換誤差：表示A/D轉(zhuǎn)換器實際輸出的數(shù)字量和理論上的輸出數(shù)字量之間的差別。通常以輸出誤差的最大值形式給出，常用最低有效位的倍數(shù)表示。第六十六頁，共七十七頁，2022年，8月28日10.2.5A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)2.轉(zhuǎn)換時間

指A/D轉(zhuǎn)換器從轉(zhuǎn)換控制信號到來開始，到輸出端得到穩(wěn)定的數(shù)字信號所經(jīng)過的時間。A/D轉(zhuǎn)換器的轉(zhuǎn)換時間與轉(zhuǎn)換電路的類型有關(guān)并行比較A/D轉(zhuǎn)換器的轉(zhuǎn)換速度最高,逐次比較型A/D轉(zhuǎn)換器次之,間接A/D轉(zhuǎn)換器(如雙積分A/D)的速度最慢。

并行比較A/D轉(zhuǎn)換器(8位）

逐次比較型A/D轉(zhuǎn)換器

間接A/D轉(zhuǎn)換器10~50s<50ns10ms~1000ms第六十七頁，共七十七頁，2022年，8月28日10.2.5A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)例10.2.1某信號采集系統(tǒng)要求用一片A/D轉(zhuǎn)換集成芯片在1秒鐘內(nèi)對16個熱電偶的輸出電壓分時進行A/D轉(zhuǎn)換。已知熱電偶輸出電壓范圍為0~0.025V(對應(yīng)于0~450℃溫度范圍)，需要分辨的溫度為0.1℃，試問應(yīng)選擇多少位的A/D轉(zhuǎn)換器，其轉(zhuǎn)換時間為多少？解：

由題意可知分辨率為12位A/D轉(zhuǎn)換器的分辨率為

故必須選用13位的A/D轉(zhuǎn)換器。

系統(tǒng)的采樣速率為每秒16次，采樣時間為62.5ms。對于這樣慢速的采樣任何一個A/D轉(zhuǎn)換器都可達到。

第六十八頁，共七十七頁，2022年，8月28日10.2.6集成A/D轉(zhuǎn)換器及其應(yīng)用

1.ADC0804引腳及使用說明

ADC0804是用CMOS集成工藝制成的逐次比較型模數(shù)轉(zhuǎn)換芯片。分辨率8位，轉(zhuǎn)換時間100s，輸入電壓范圍為0~5V，增加某些外部電路后，輸入模擬電壓可為±5V。

以ADC0804介紹集成A/D轉(zhuǎn)換器及其應(yīng)用。

該芯片內(nèi)有輸出數(shù)據(jù)鎖存器，當(dāng)與計算機連接時，轉(zhuǎn)換電路的輸出可以直接連接在CPU數(shù)據(jù)總線上，無需附加邏輯接口電路。第六十九頁，共七十七頁，2022年，8月28日10.2.6集成A/D轉(zhuǎn)換器及其應(yīng)用

引腳功能說明：

VIN+、VIN-：ADC0804的兩模擬信號輸入端，用以接收單極性、雙極性和差動輸入信號。

D7~D0：A/D轉(zhuǎn)換器數(shù)據(jù)輸