直接數(shù)字頻率合成

直接數(shù)字頻率合成第一頁，共十二頁，2022年，8月28日DDS的主要優(yōu)點(diǎn)是：相位連續(xù)、頻率分辨率高、頻率轉(zhuǎn)換速度快以及良好的可復(fù)制性能，它以有別于其它頻率合成方法的優(yōu)越性能和特點(diǎn)成為現(xiàn)代頻率合成技術(shù)中的姣姣者。

DDS廣泛用于接收機(jī)本振、信號發(fā)生器、儀器、通信系統(tǒng)、雷達(dá)系統(tǒng)等，尤其適合于跳頻無線通信系統(tǒng)。圖8.32是DDS的基本原理框圖。第二頁，共十二頁，2022年，8月28日頻率控制字M控制DDS輸出正（余）弦波的頻率相位控制字控制DDS輸出正（余）弦波的相位第三頁，共十二頁，2022年，8月28日波形參數(shù)：

Tout=(2N/M)Tc

fout=(M/2N)fc當(dāng)M=2N-1時(shí)，foutmax=fc/2。第四頁，共十二頁，2022年，8月28日圖8.32中虛方框內(nèi)的部分是DDS的核心單元，它可以采用FPGA器件來實(shí)現(xiàn)。圖8.34是DDS電路的MAX+PLUSⅡ波形仿真結(jié)果。第五頁，共十二頁，2022年，8月28日圖8.33DDS核心單元的FPGA電路設(shè)計(jì)圖第六頁，共十二頁，2022年，8月28日圖8.34DDS電路的波形仿真結(jié)果第七頁，共十二頁，2022年，8月28日圖8.32是DDS的基本原理框圖，頻率控制字M和相位控制字分別控制DDS輸出正（余）弦波的頻率和相位。DDS系統(tǒng)的核心是相位累加器，它由一個(gè)累加器和一個(gè)Ｎ位相位寄存器組成。每來一個(gè)時(shí)鐘脈沖，相位寄存器以步長Ｍ增加。相位寄存器的輸出與相位控制字相加，其結(jié)果作為正（余）弦查找表的地址。第八頁，共十二頁，2022年，8月28日圖8.32中正（余）弦查找表由ROM構(gòu)成，內(nèi)部存有一個(gè)完整周期正弦波的數(shù)字幅度信息，每個(gè)查找表的地址對應(yīng)正弦波中0°～360°范圍的一個(gè)相位點(diǎn)。查找表把輸入的地址信息映射成正（余）弦波幅度信號，同時(shí)輸出到數(shù)模轉(zhuǎn)換器（DAC）的輸入端，DAC輸出的模擬信號經(jīng)過低通濾波器（LPF），可得到一個(gè)頻譜純凈的正（余）弦波。第九頁，共十二頁，2022年，8月28日相位寄存器每經(jīng)過2N/M個(gè)fc時(shí)鐘周期后回到初始狀態(tài)，相應(yīng)地正（余）弦查找表經(jīng)過一個(gè)循環(huán)回到初始位置，DDS輸出一個(gè)正(余)弦波。輸出的正（余）弦波周期為Tout=(2N/M)Tc，頻率為fout=(M/2N)fc。DDS的最小分辨率為Δfmin=fc/2N，當(dāng)M=2N-1時(shí)，DDS最高的基波合成頻率為foutmax=fc/2。第十頁，共十二頁，2022年，8月28日圖8.32中虛方框內(nèi)的部分是DDS的核心單元，它可以采用FPGA器件來實(shí)現(xiàn)，圖8.33給出了DDS核心單元的FPGA電路設(shè)計(jì)圖，其中字長N＝10。為了便于大家理解，圖8.33中各個(gè)功能單元的名稱已在圖中標(biāo)明，其中在輸出引腳“out_c［7..0］”和“out_s［7..0］”前分別放置了一個(gè)8位D觸發(fā)器。正(余)弦查找表分別由兩個(gè)ROM宏模塊“l(fā)pm_rom”構(gòu)成，有關(guān)查找表的設(shè)計(jì)方法，請讀者參閱6.3.3節(jié)的內(nèi)容。第十一頁，共十二頁，2022年，8月28日圖8.34是DDS電路的MAX+PLUSⅡ波形仿真結(jié)果。實(shí)際上，從MAX+PLUSⅡ波形仿真結(jié)果中我們很難直觀地看出DDS輸出正（余）弦波的情況。為了便于調(diào)試設(shè)計(jì)電路，我們可以利用計(jì)算