數(shù)字電子技術(shù)基礎(chǔ)第五版期末各章重點復(fù)習(xí)試題

.../數(shù)電課程各章重點第一、二章邏輯代數(shù)基礎(chǔ)知識要點各種進制間的轉(zhuǎn)換,邏輯函數(shù)的化簡。二進制、十進制、十六進制數(shù)之間的轉(zhuǎn)換；二進制數(shù)的原碼、反碼和補碼.8421碼邏輯代數(shù)的三種基本運算以及5種復(fù)合運算的圖形符號、表達式和真值表：與、或、非邏輯代數(shù)的基本公式和常用公式、基本規(guī)則邏輯代數(shù)的基本公式邏輯代數(shù)常用公式：吸收律：消去律：多余項定律：反演定律：基本規(guī)則：反演規(guī)則和對偶規(guī)則,例1-5邏輯函數(shù)的三種表示方法及其互相轉(zhuǎn)換邏輯函數(shù)的三種表示方法為：真值表、函數(shù)式、邏輯圖會從這三種中任一種推出其它二種,詳見例1-7邏輯函數(shù)的最小項表示法：最小項的性質(zhì)；例1-8邏輯函數(shù)的化簡：要求按步驟解答利用公式法對邏輯函數(shù)進行化簡利用卡諾圖對邏輯函數(shù)化簡具有約束條件的邏輯函數(shù)化簡利用公式法化簡解：例1.2利用卡諾圖化簡邏輯函數(shù)約束條件為解：函數(shù)Y的卡諾圖如下：第三章門電路知識要點各種門的符號,邏輯功能。一、三極管開、關(guān)狀態(tài)1、飽和、截止條件：截止：,飽和：2、反相器飽和、截止判斷二、基本門電路及其邏輯符號與門、或非門、非門、與非門、OC門、三態(tài)門、異或；傳輸門、OC/OD門及三態(tài)門的應(yīng)用三、門電路的外特性1、輸入端電阻特性：對TTL門電路而言,輸入端通過電阻接地或低電平時,由于輸入電流流過該電阻,會在電阻上產(chǎn)生壓降,當電阻大于開門電阻時,相當于邏輯高電平。習(xí)題2-75、輸出低電平負載電流IOL6、扇出系數(shù)NO一個門電路驅(qū)動同類門的最大數(shù)目第四章組合邏輯電路知識要點組合邏輯電路的分析、設(shè)計,利用集成芯片實現(xiàn)邏輯函數(shù)。〔74138,74151等組合邏輯電路：任意時刻的輸出僅僅取決于該時刻的輸入,與電路原來的狀態(tài)無關(guān)組合邏輯電路的分析方法〔按步驟解題若干常用組合邏輯電路譯碼器〔74LS138全加器〔真值表分析數(shù)據(jù)選擇器〔74151和74153組合邏輯電路設(shè)計方法〔按步驟解題用門電路設(shè)計用譯碼器、數(shù)據(jù)選擇器實現(xiàn)試設(shè)計一個三位多數(shù)表決電路用與非門實現(xiàn)用譯碼器74LS138實現(xiàn)用雙4選1數(shù)據(jù)選擇器74LS153解：1.邏輯定義設(shè)A、B、C為三個輸入變量,Y為輸出變量。邏輯1表示同意,邏輯0表示不同意,輸出變量Y=1表示事件成立,邏輯0表示事件不成立。2.根據(jù)題意列出真值表如表3.1所示表3.13.經(jīng)化簡函數(shù)Y的最簡與或式為：4.用門電路與非門實現(xiàn)函數(shù)Y的與非—與非表達式為：邏輯圖如下：5.用3—8譯碼器74LS138實現(xiàn)由于74LS138為低電平譯碼,故有由真值表得出Y的最小項表示法為：用74LS138實現(xiàn)的邏輯圖如下：6.用雙4選1的數(shù)據(jù)選擇器74LS153實現(xiàn)74LS153內(nèi)含二片雙4選1數(shù)據(jù)選擇器,由于該函數(shù)Y是三變量函數(shù),故只需用一個4選1即可,如果是4變量函數(shù),則需將二個4選1級連后才能實現(xiàn)74LS153輸出Y1的邏輯函數(shù)表達式為：三變量多數(shù)表決電路Y輸出函數(shù)為：令A(yù)=A1,B=A0,C用D10~D13表示,則∴D10=0,D11=C,D12=C,D13=1邏輯圖如下：7.用151實現(xiàn)注：實驗中1位二進制全加器設(shè)計：用138或153如何實現(xiàn)？1位二進制全減器呢？觸發(fā)器知識要點考題類型：寫特性方程,畫波形圖。觸發(fā)器：能儲存一位二進制信號的單元各類觸發(fā)器框圖、功能表和特性方程RS：SR=0JK：D：T：T'：各類觸發(fā)器動作特點及波形圖畫法基本RS觸發(fā)器：SD、RD每一變化對輸出均產(chǎn)生影響時鐘控制RS觸發(fā)器：在CP高電平期間R、S變化對輸出有影響主從JK觸發(fā)器：在CP=1期間,主觸發(fā)器狀態(tài)隨R、S變化。CP下降沿,從觸發(fā)器按主觸發(fā)器狀態(tài)翻轉(zhuǎn)。在CP=1期間,JK狀態(tài)應(yīng)保持不變,否則會產(chǎn)生一次狀態(tài)變化。T'觸發(fā)器：Q是CP的二分頻邊沿觸發(fā)器：觸發(fā)器的次態(tài)僅取決于CP〔上升沿/下降沿到達時輸入信號狀態(tài)。觸發(fā)器轉(zhuǎn)換D觸發(fā)器和JK觸發(fā)器轉(zhuǎn)換成T和T’觸發(fā)器時序邏輯電路知識要點考題類型：分析邏輯電路,設(shè)計N進制。一、時序邏輯電路的組成特點：任一時刻的輸出信號不僅取決于該時刻的輸入信號,還和電路原狀態(tài)有關(guān)。時序邏輯電路由組合邏輯電路和存儲電路組成。二、同步時序邏輯電路的分析方法〔按步驟解題邏輯圖→寫出驅(qū)動方程→寫出狀態(tài)方程→寫出輸出方程→寫出狀態(tài)轉(zhuǎn)換表畫出狀態(tài)轉(zhuǎn)換圖說明邏輯功能,判斷自啟動?！苍斠娎?-1典型時序邏輯電路移位寄存器及移位寄存器型計數(shù)器。用T觸發(fā)器構(gòu)成二進制加法計數(shù)器構(gòu)成方法。T0=1T1=Q0···Ti=Qi-1Qi-2···Q1Q0集成計數(shù)器框圖及功能表的理解4位同步二進制計數(shù)器74LS161：異步清0〔低電平,同步置數(shù),CP上升沿計數(shù),功能表4位同步十進制計數(shù)器74LS160：同74LS161同步十六進制加/減計數(shù)器74LS191：無清0端,只有異步預(yù)置端,功能表雙時鐘同步十六進制加減計數(shù)器74LS193：有二個時鐘CPU,CPD,異步置0〔H,異步預(yù)置〔L時序邏輯電路的設(shè)計〔按步驟解題1．用觸發(fā)器組成同步計數(shù)器的設(shè)計方法及設(shè)計步驟〔例5-3邏輯抽象→狀態(tài)轉(zhuǎn)換圖→畫出次態(tài)以及各輸出的卡諾圖→利用卡諾圖求狀態(tài)方程和驅(qū)動方程、輸出方程→檢查自啟動〔如不能自啟動則應(yīng)修改邏輯→畫邏輯圖用集成計數(shù)器組成任意進制計數(shù)器的方法反饋置0法：如果集成計數(shù)器有清零端,則可控制清零端來改變計數(shù)長度。如果是異步清零端,則N進制計數(shù)器可用第N個狀態(tài)譯碼產(chǎn)生控制信號控制清零端,如果是同步清零,則用第N-1個狀態(tài)譯碼產(chǎn)生控制信號,產(chǎn)生控制信號時應(yīng)注意清零端時高電平還是低電平。反饋置數(shù)法：控制預(yù)置端來改變計數(shù)長度。如果異步預(yù)置,則用第N個狀態(tài)譯碼產(chǎn)生控制信號如果同步預(yù)置,則用第N-1個狀態(tài)譯碼產(chǎn)生控制信號,也應(yīng)注意預(yù)置端是高電平還是低電平。兩片間進位信號產(chǎn)生：有串行進位和并行進位二種方法詳見例5-5至5-8第七八章可編程邏輯器件知識要點一、半導(dǎo)體存儲器的分類及功能〔了解從功能上分二、半導(dǎo)體存儲器結(jié)構(gòu)〔了解ROM、RAM結(jié)構(gòu)框圖以及兩者差異三、RAM存儲器容量擴展存儲容量的計算容量的擴展：位擴展：增加數(shù)據(jù)位；字擴展：增加存儲單元第十章脈沖波形產(chǎn)生和整形知識要點施密特觸發(fā)器的,單穩(wěn)態(tài)觸發(fā)器,多謝振蕩器的特點以及功能。重點：555電路及其應(yīng)用用555組成多諧振蕩器電路組成如圖6.5所示圖6.5電路參數(shù)：充電：<R1+R2>C放電：R2C周期：T=<R1+2R2>Cln2占空比：用555電路組成施密特觸發(fā)器電路如圖6.1所示回差計算,回差對應(yīng)Vi輸入波形、輸出波形如圖6.2所示用555電路組成單穩(wěn)電路電路如圖6.3所示穩(wěn)態(tài)時VO=0。Vi2有負脈沖觸發(fā)時VO=1。脈寬參數(shù)計算波形如圖6.4所示第十二章數(shù)模和模數(shù)轉(zhuǎn)換知識要點D/A轉(zhuǎn)換器D/A轉(zhuǎn)換器的一般形式為：VO=KDi,K為比例系數(shù),Di為輸入的二進制數(shù),D/A轉(zhuǎn)換器的電路結(jié)構(gòu)主要看有權(quán)電阻、權(quán)電流、權(quán)電容以及開關(guān)樹型D/A轉(zhuǎn)換器。權(quán)電阻及倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器輸出電壓和輸入二進制數(shù)之間關(guān)系的推導(dǎo)過程。衡量轉(zhuǎn)化器性能的兩個主要標志。A/D轉(zhuǎn)換器A/D轉(zhuǎn)換器基本原理取樣定理：為保證取樣后的信號不失真恢復(fù)變量信號,設(shè)采樣頻率為,原信號最高頻率為,則。A/D轉(zhuǎn)換器過程：采樣、保持、量化、編碼典型A/D轉(zhuǎn)換器的工作原理逐次逼近型A/D轉(zhuǎn)換器原理計數(shù)型A/D轉(zhuǎn)換器原理典型例題：7.請用74LS138設(shè)計一個三變量的多數(shù)表決電路。具體要求如下：〔1輸入變量A、B、C為高電平時表示贊同提案〔2當有多數(shù)贊同票時提案通過,輸出高電平74LS138的引腳圖如下,可以附加必要的門電路：ABCY00000101001110010111011100010111AVCCAVCCBY0CY1G2AY2G2BY3G1Y4Y7Y5GNDY6Vcc&YABC用一個3線–8線譯碼器實現(xiàn)函數(shù)74138工作條件：G1=1,G2A=G2B=0分析下圖所示的時序邏輯電路,試畫出其狀態(tài)圖和在CP脈沖作用下Q3、Q2、Q1、Q0的波形,并指出計數(shù)器的模是多少？分析下圖所示電路的邏輯功能。〔設(shè)初始狀態(tài)為000<1>．驅(qū)動方程：<2>．狀態(tài)方程：<3>．輸出方程：<4>．狀態(tài)轉(zhuǎn)換表：<5>．狀態(tài)轉(zhuǎn)換圖：<6>．電路功能：〔7能否自啟動<1>.驅(qū)動方程：<2>.狀態(tài)方程：<3>.輸出方程：<4>.狀態(tài)轉(zhuǎn)換表：0000010