計(jì)算機(jī)組成原理習(xí)題大題

《計(jì)算機(jī)組成原理》綜合模擬試卷01

三.應(yīng)用題

1.(11分)設(shè)機(jī)器字長(zhǎng)32位，定點(diǎn)表示，尾數(shù)31位，數(shù)符1位，問(wèn)：

(1)定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)是多少？最大負(fù)數(shù)是多少？

(2)定點(diǎn)原碼小數(shù)表示時(shí)，最大正數(shù)是多少？最大負(fù)數(shù)是多少？

解：(1)定點(diǎn)原碼整數(shù)表示：

最大正數(shù)：01111111111111111111111111111111

31

數(shù)值=(2-1)10

最大負(fù)數(shù)：o111111111111ininin1111111111

31

數(shù)值=-(2-1)10

(2)定點(diǎn)原碼小數(shù)表示：

31

最大正數(shù)值=(1-2-)10

31

最大負(fù)數(shù)值=-(1-2)10

2.(11分)設(shè)存儲(chǔ)器容量為32字，字長(zhǎng)64位，模塊數(shù)m=4,分別用順序

方式和交叉方式進(jìn)行組織。存儲(chǔ)周期T=200ns,數(shù)據(jù)總線(xiàn)寬度為64位，總線(xiàn)周

期T=50ns.問(wèn)順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少？

解：信息總量：q=64位X4=256位

順序存儲(chǔ)器和交叉存儲(chǔ)器讀出4個(gè)字的時(shí)間分別是：

t2=mT=4X200ns=8X10一’(s)

7

t1=T+(m-1)T=200+3X50=3.5X10'(s)

順序存儲(chǔ)器帶寬是：

7

W!=q/t2=32X10(位/S)

交叉存儲(chǔ)器帶寬是：

7

W2=q/t,=73X10（位/S）

(11分)指令格式如下所示，OP為操作碼字段，試分析指令格式特點(diǎn)。

312622181716150

OP源寄存器變址寄存器偏移量

解：（1）操作碼字段為6位，可指定26=64種操作，即64條指令。

（2）單字長(zhǎng)（32）二地址指令。

（3）一個(gè)操作數(shù)在原寄存器（共16個(gè)），另一個(gè)操作數(shù)在存儲(chǔ)器中（由

變址寄

存器內(nèi)容+偏移量決定），所以是RS型指令。

（4）這種指令結(jié)構(gòu)用于訪(fǎng)問(wèn)存儲(chǔ)器。

4.（11分）已知某機(jī)采用微程序控制方式，其存儲(chǔ)器容量為512X48（位），

微程序在整個(gè)控制存儲(chǔ)器中實(shí)現(xiàn)轉(zhuǎn)移，可控制微程序的條件共4個(gè)，微指令

采用水平型格式，后繼微指令地址采用斷定方式，如圖所示：

微命令字段判別測(cè)試字段下地址字段

.操作控制---------------順序控制---------------?

（1）微指令中的三個(gè)字段分別應(yīng)多少位？

（2）畫(huà)出對(duì)應(yīng)這種微指令格式的微程序控制器邏輯框圖。

解：（1）假設(shè)判別測(cè)試字段中每一位為一個(gè)判別標(biāo)志，那么由于有4

個(gè)轉(zhuǎn)移條件，故該字段為4位，（如采用字段譯碼只需3位），

下地址字段為9位，因?yàn)榭刂迫萘繛?12單元，微命令字段是（48-4-

9）=35位。

（2）對(duì)應(yīng)

上述微指令格式的微程序控制器邏輯框圖B1.2如下：其中微地址寄存器對(duì)應(yīng)下地址字段，P字段

即為判別測(cè)試字段，控制字段即為微命令子段，后兩部分組成微指令寄存器。地址轉(zhuǎn)移邏輯的輸

入是指令寄存器OP碼，各狀態(tài)條件以及判別測(cè)試字段所給的判別標(biāo)志（某一位為1）,其輸出修

改微地址寄存器的適當(dāng)位數(shù)，從而實(shí)現(xiàn)微程序的分支轉(zhuǎn)移。

5.（11分）畫(huà)出PCI總線(xiàn)結(jié)構(gòu)圖，說(shuō)明三種橋的功能。

解:PCI總線(xiàn)結(jié)構(gòu)框圖如圖B1.3所示：

圖.B1.3

PCI總線(xiàn)有三種橋，即HOST/PCI橋（簡(jiǎn)稱(chēng)HOST橋），PCI/PCI橋，PCI

/LAGACY橋。在PCI總線(xiàn)體系結(jié)構(gòu)中，橋起著重要作用：

（1）它連接兩條總線(xiàn)，使總線(xiàn)間相互通信。

（2）橋是一個(gè)總線(xiàn)轉(zhuǎn)換部件，可以把一條總線(xiàn)的地址空間映射到另一條總線(xiàn)

的地址空間上，從而使系統(tǒng)中任意一個(gè)總線(xiàn)主設(shè)備都能看到同樣的一份地

址表。

（3）利用橋可以實(shí)現(xiàn)總線(xiàn)間的卒發(fā)式傳送。

6.（11分）某機(jī)用于生產(chǎn)過(guò)程中的溫度數(shù)據(jù)采集，每個(gè)采集器含有8位數(shù)據(jù)

緩沖寄存器個(gè)，比較器一個(gè)，能與給定范圍比較，可發(fā)出“溫度過(guò)低”

或“溫度過(guò)高”的信號(hào)，如圖B1.1所示。主機(jī)采用外設(shè)單獨(dú)編址，四個(gè)

采集器公用一個(gè)設(shè)備碼，共用一個(gè)接口，允許采用兩種方式訪(fǎng)問(wèn)：

（1）定期巡回檢測(cè)方式，主機(jī)可編程指定訪(fǎng)問(wèn)該設(shè)備中的某一采集器。

（2）中斷方式，當(dāng)采集溫度比給定范圍過(guò)底或過(guò)高時(shí)能提出隨機(jī)中斷請(qǐng)求,

主機(jī)應(yīng)能判別是哪一個(gè)采集器請(qǐng)求，是溫度過(guò)低或過(guò)高。

請(qǐng)擬定該接口中有哪些主要部件（不要求畫(huà)出完整的連線(xiàn)圖），并概略說(shuō)明在兩

種方式下的工作原理。

過(guò)離過(guò)低

允許最低ifl度

饅沖寄存器------比較需

允許戢離溫度

濕度數(shù)施

圖Bl.1

解：數(shù)據(jù)采集接口方案設(shè)計(jì)如圖B1.4所示。

現(xiàn)結(jié)合兩種工作方式說(shuō)明上述部件的工作。

（1）定期檢尋方式：主機(jī)定期以輸出指令DOA、設(shè)備碼；（或傳送指令）

送出控制字到A寄存器，其中用四位分別指定選中的緩沖寄存器（四

個(gè)B寄存器分別與四個(gè)采集器相應(yīng)）。然后，主機(jī)以輸入指令DIA、

設(shè)備碼；（或傳送指令）取走數(shù)據(jù)。

（2）中斷方式：比較結(jié)果形成狀態(tài)字A',共8位，每二位表示一個(gè)采集

器狀態(tài)：00正常，01過(guò)低，10過(guò)高。有任一處不正常（A’中有

一位以上為“1”）都將通過(guò)中斷請(qǐng)求邏輯（內(nèi)含請(qǐng)求觸發(fā)器、屏蔽

觸發(fā)器）發(fā)出中斷請(qǐng)求。中斷響應(yīng)后，服務(wù)程序以DIA、設(shè)備碼；或

傳送指令）取走狀態(tài)字。可判明有兒處采集數(shù)據(jù)越限、是過(guò)高或過(guò)低,

從而轉(zhuǎn)入相應(yīng)處理。

圖B1.4

《計(jì)算機(jī)組成原理》綜合模擬試卷02

三.應(yīng)用題

1.(11分)求證：[X?Y]撲=醫(yī)]補(bǔ)?(-Yo+￡Yi?2T)

4-1

證明：設(shè)[x]補(bǔ)=xoXiX2…X：,[丫]補(bǔ)=丫()口…y“

(1)被乘數(shù)x符號(hào)任意，乘數(shù)y符號(hào)為正。

根據(jù)補(bǔ)碼定義，可得

[x]*卜=2+x=2"“+x(mod2)

[y]補(bǔ)=y

所以

1

[x]補(bǔ)＞[y]補(bǔ)=2",?y+x?y=2(yiy2---yn)+x?y

其中(yiy2-yn)是大于0的正整數(shù)，根據(jù)模運(yùn)算性質(zhì)有

,*,

2(yiy2yn)=2(mod2)

所以

Ex]?[y]補(bǔ)=2+x?y=[x?y]*(mod2)

即[x?y]?=[x]樸?[y]^=[x]撲?y1

(2)被乘數(shù)x符號(hào)任意，乘數(shù)y符號(hào)為負(fù)。

[x]「=Xo.X1X2-X?

[y]H=l.yiy2-yn=2+y(mod2)

由此

y=[y]樸一2=0.yjz…y“-1

所以

x-y=x(y!y2-y?)—x

[x?y]/h=[x(y!y2-yn)]*b+[-x]補(bǔ)

又(yi先…y”)>0,根據(jù)式1有

[x(yiy2—yn)L卜=[x]補(bǔ)(0.yiy2-y?)

所以

[x?y]?b=[x]補(bǔ)(0.ym…y”)+[-x]樸2

(3)被乘數(shù)x和乘數(shù)y符號(hào)都任意。

將式1和式2兩種情況綜合起來(lái)，即得補(bǔ)碼乘法的統(tǒng)一算式，即

[x?y]?=[x]補(bǔ)(0.yiy2-y?)—[x]tt-y0

=[x]|b(-yo+O.yiy2--y?)

1

=[x])h?(?+￡yi?2)證畢

2.（11分）某計(jì)算機(jī)字長(zhǎng)16位，主存容量為64K字，采用單字長(zhǎng)單地址指

令，共有64條指令，試采用四種尋址方式（立即、直接、基值、相對(duì)）設(shè)計(jì)指

令格式。

解：64條指令需占用操作碼字段（0P）6位，這樣指令余下長(zhǎng)度為

10位。為了覆蓋主存64K字的地址空間，設(shè)尋址模式（X）2位，形式地址（D）

8位，其指令格式如下：

1510987

0

0PXD

尋址模式定義如下：

直

X0接尋址

一

一有效地址E=D（256單元）

址

間接

X0尋

-有效地址E=（D）（64K）

址

變址

X1尋

=有效地址E=（R）+D（64K）

址

相對(duì)

1尋

X1

-X有效地址E=（PC）+D（64K）

其中R為變址寄存器（16位），PC為程序計(jì)數(shù)器（16位），在變址和相對(duì)尋址

時(shí)，位移量D可正可負(fù)。

3.（11分）如圖B2.1表示使用快表（頁(yè)表）的虛實(shí)地址轉(zhuǎn)換條件，快表存

放在相聯(lián)存貯器中，其中容量為8個(gè)存貯單元。問(wèn)：

（1）當(dāng)CPU按虛擬地址1去訪(fǎng)問(wèn)主存時(shí)，主存的實(shí)地址碼是多少？

（2）當(dāng)CPU按虛擬地址2去訪(fǎng)問(wèn)主存時(shí)，主存的實(shí)地址碼是多少？

（3）當(dāng)CPU按虛擬地址3去訪(fǎng)問(wèn)主存時(shí)，主存的實(shí)地址碼是多少？

圖B2.1

解：(1)用虛擬地址為1的頁(yè)號(hào)15作為快表檢索項(xiàng)，查得頁(yè)號(hào)為15

的頁(yè)在主存中的起始地址為80000,故將80000與虛擬地址中的頁(yè)內(nèi)地址碼0324

相加，求得主存實(shí)地址碼為80324。

(2)主存實(shí)地址碼=96000+0128=96128

(3)虛擬地址3的頁(yè)號(hào)為48,當(dāng)用48作檢索項(xiàng)在快表中檢索時(shí)，沒(méi)有檢

索到頁(yè)號(hào)為48的頁(yè)面，此時(shí)操作系統(tǒng)暫停用戶(hù)作業(yè)程序的執(zhí)行，轉(zhuǎn)去執(zhí)行查頁(yè)

表程序。如該頁(yè)面在主存中，則將該頁(yè)號(hào)及該頁(yè)在主存中的起始地址寫(xiě)入主存；

如該頁(yè)面不存在，則操作系統(tǒng)要將該頁(yè)面從外存調(diào)入主存，然后將頁(yè)號(hào)及其在主

存中的起始地址寫(xiě)入快表。

4.(11分)假設(shè)某計(jì)算機(jī)的運(yùn)算器框圖如圖B2.2所示，其中ALU為16位的加

法器(高電平工作)，S,、、S,為16位鎖存器，4個(gè)通用寄存器由D觸發(fā)器組

成，0端輸出，

其讀寫(xiě)控制如下表所示:

讀捽制

RoRA0RAi選擇

100R。

101匕

110

R2

111

R3

0XX不讀出

寫(xiě)控制

wWAoWA,選擇

100Ro

101Ri

110

R2

111

R3

0XX不寫(xiě)

入

要求：（1）設(shè)計(jì)微指令格式。

（2）畫(huà)出ADD,SUB兩條微指令程序流程圖。

解:

看指令字長(zhǎng)U位.微IB令格式如下:

各字段意義如下：F1一讀R0-R3的選擇控制。

F2一寫(xiě)RO—R3的選擇控制。

F3一打入SA的控制信號(hào)。

F4一打入SB的控制信號(hào)。

F5一打開(kāi)非反向三態(tài)門(mén)的控制信號(hào)LDALUo

F6一打開(kāi)反向三態(tài)門(mén)的控制信號(hào)LDALU,并使加法器最低

位加lo

F7一鎖存器SB清零RESET信號(hào)。

F8——段微程序結(jié)束，轉(zhuǎn)入取機(jī)器指令的控制信號(hào)。

R—寄存器讀命令

W—寄存器寫(xiě)命令

（2）ADD、SUB兩條指令的微程序流程圖見(jiàn)圖B2.3所示。

圖B2.3

5.（11分）畫(huà)出單機(jī)系統(tǒng)中采用的三種總線(xiàn)結(jié)構(gòu)。

三種系統(tǒng)總線(xiàn)結(jié)構(gòu)如圖B2.4

系統(tǒng)總線(xiàn)

系統(tǒng)總線(xiàn)

內(nèi)存總線(xiàn)

1/0接【1I/O接口

CPU內(nèi)存

圖B2.4

6.(11分)試推導(dǎo)磁盤(pán)存貯器讀寫(xiě)一塊信息所需總時(shí)間的公式。

解：設(shè)讀寫(xiě)一塊信息所需總時(shí)間為T(mén)b，平均找到時(shí)間為T(mén)s，平均等待時(shí)間為T(mén)L，

讀寫(xiě)一塊信息的傳輸時(shí)間為T(mén)m，則：Tb=Ts+TL+Tmo假設(shè)磁盤(pán)以每秒r轉(zhuǎn)速率旋轉(zhuǎn)，每條

磁道容量為N個(gè)字，則數(shù)據(jù)傳輸率=rN個(gè)字/秒。又假設(shè)每塊的字?jǐn)?shù)為n,因而一旦讀寫(xiě)頭定

位在該塊始端，就能在Tm-(n/rN)秒的時(shí)間中傳輸完畢。是磁盤(pán)旋轉(zhuǎn)半周的時(shí)間，TL=

(l/2r)秒，由此可得：Tb=Ts+l/2r+n/rN秒

《計(jì)算機(jī)組成原理》綜合模擬試卷03

三.應(yīng)用題

1.（11分）已知x=-0.01111,y=+0.11001,

求［x］補(bǔ)，［-x］補(bǔ)［y］補(bǔ)，［-y］補(bǔ),x+y=?

x-y=?

解：［x］原=1.01111［x］補(bǔ)=1.10001所以：［-x］

補(bǔ)=0.01111

［y］g=0.11001［y=0.11001所以：［-y］補(bǔ)=1.00111

［X］撲11.10001［xL卜11.10001

一［y］樸00.11001+［-y1ib11.00111

［X+

yL卜00.01010［X-y］補(bǔ)10.11000

所以：x+y=+0.01010因?yàn)榉?hào)位相異，結(jié)果發(fā)生

溢出

2.（11分）假設(shè)機(jī)器字長(zhǎng)16位，主存容量為128K字節(jié)，指令字長(zhǎng)度為16

位或32位，共有128條指令，設(shè)計(jì)計(jì)算機(jī)指令格式，要求有直接、立即數(shù)、

相對(duì)、基值、間接、變址六種尋址方式。

解：由已知條件，機(jī)器字長(zhǎng)16位，主存容量128KB/2=64KB字，

因此MAR=18位，共128條指令，故0P字段占7位。采用單字長(zhǎng)和雙字長(zhǎng)

兩種指令格式，其中單字長(zhǎng)指令用于算術(shù)邏輯和I/O類(lèi)指令，雙字長(zhǎng)用于

訪(fǎng)問(wèn)主存的指令。

15954320

0PRiRI

159865320

OPXRi

D

尋址方式由尋址模式X定義如下:

X=000直接尋址E=D(64K)

X=001立即數(shù)D=操作數(shù)

X=010相對(duì)尋址E=PC+DPC=16位

X=Oil基值尋址E=R,+D,Rb=16位

X=100間接尋址E=(D)

X=101變址尋址E=Rx+D,Rx=10位

3.（11分）某機(jī)字長(zhǎng)32位，常規(guī)設(shè)計(jì)的存儲(chǔ)空間W32M,若將存儲(chǔ)空間擴(kuò)

至256M,請(qǐng)?zhí)岢鲆环N可能方案。

解：可采用多體交叉存取方案，即將主存分成8個(gè)相互獨(dú)立、容量相同

的模塊M,,M2,-MT,每個(gè)模塊32Mx32位。它各自具備一套地址寄存

器、數(shù)據(jù)緩沖寄存器，各自以同等的方式與CPU傳遞信息，其組成結(jié)構(gòu)如圖

圖B3.3

CPU訪(fǎng)問(wèn)8個(gè)存貯模塊，可采用兩種方式：一種是在一個(gè)存取周期內(nèi)，同時(shí)訪(fǎng)

問(wèn)8個(gè)存貯模塊，由存貯器控制它們分時(shí)使用總線(xiàn)進(jìn)行信息傳遞。另一種方式是:

在存取周期內(nèi)分時(shí)訪(fǎng)問(wèn)每個(gè)體，即經(jīng)過(guò)1/8存取周期就訪(fǎng)問(wèn)一個(gè)模塊。這樣，

對(duì)每個(gè)模塊而言，從CPU給出訪(fǎng)存操作命令直到讀出信息，仍然是一個(gè)存取周期

時(shí)間。而對(duì)CPU來(lái)說(shuō)，它可以在一個(gè)存取周期內(nèi)連續(xù)訪(fǎng)問(wèn)8個(gè)存貯體，各體的讀

寫(xiě)過(guò)程將重疊進(jìn)行。

4.（11分）圖B3.1所示的處理機(jī)邏輯框圖中，有兩條獨(dú)立的總線(xiàn)和兩個(gè)獨(dú)立的存

貯器。已知指令存貯器IM最大容量為16384字（字長(zhǎng)18位）,數(shù)據(jù)存貯器DM

最大容量是65536字（字長(zhǎng)16位）。各寄存器均有“打入"（R,n）和“送出”

（Rw）控制命令，但圖中未標(biāo)出。

解：加法指令“ADDX（RD”是一條隱含指令，其中一個(gè)操作數(shù)

來(lái)自AC。，另一個(gè)操作數(shù)在數(shù)據(jù)存貯器中，地址由通用寄存器的內(nèi)容（RD加

上指令格式中的X量值決定，可認(rèn)為這是一種變址尋址。因此，指令周期的

操作流程圖如圖B3.4：相應(yīng)的微操作控制信號(hào)列在框圖外。

圖B3.4

BUS,

圖B3.1

設(shè)處理機(jī)格式為：17109

0

0PX

加法指令可寫(xiě)為“ADDX（R,）”。其功能是（ACo）+（（R,）+X）一

AC,,其中（（R1）+X）部分通過(guò)尋址方式指向數(shù)據(jù)存貯器，現(xiàn)取R,為

試畫(huà)出ADD指令從取指令開(kāi)始到執(zhí)行結(jié)束的操作序列圖，寫(xiě)明基本操作步驟

和相應(yīng)的微操作控制信號(hào)。

5.（11分）總線(xiàn)的一次信息傳送過(guò)程大致分哪兒個(gè)階段？若采用同步定時(shí)協(xié)議,

請(qǐng)畫(huà)出讀數(shù)據(jù)的時(shí)序圖來(lái)說(shuō)明。

解：分五個(gè)階段：請(qǐng)求總線(xiàn)，總線(xiàn)仲裁，尋址（目的地址），信息傳送，狀態(tài)返回（錯(cuò)誤報(bào)

告）。如圖B3.5

總線(xiàn)時(shí)鐘_TLnTLJT

啟動(dòng)信號(hào)一I■---------

圖B3.5

6.（11分）圖B3.2是從實(shí)時(shí)角度觀(guān)察到的中斷嵌套。試問(wèn)，這個(gè)中斷系統(tǒng)可

以實(shí)行幾重中斷？并分析圖B3.2的中斷過(guò)程。

圖B3.2

解：該中斷系統(tǒng)可以實(shí)行5重中斷，中斷優(yōu)先級(jí)的順序是，優(yōu)先權(quán)1最高，主程序

運(yùn)行于最低優(yōu)先權(quán)（優(yōu)先權(quán)為6）。圖B3.2中出現(xiàn)了4重中斷。圖B3.2中中斷過(guò)程如下：主

程序運(yùn)行到T1時(shí)刻，響應(yīng)優(yōu)先權(quán)4的中斷源的中斷請(qǐng)求并進(jìn)行中斷服務(wù)；到T3時(shí)刻，優(yōu)先

權(quán)4的中斷服務(wù)還未結(jié)束，但又出現(xiàn)了優(yōu)先權(quán)3的中斷源的中斷請(qǐng)求；暫停優(yōu)先權(quán)4的中斷

服務(wù)，而響應(yīng)優(yōu)先權(quán)3的中斷。到T4時(shí)刻，又被優(yōu)先權(quán)2的中斷源所中斷，直到T6時(shí)刻，

返回優(yōu)先權(quán)3的服務(wù)程序，到T7時(shí)刻，又被優(yōu)先權(quán)1的中斷源所中斷，到Tg時(shí)刻，優(yōu)先權(quán)1

的中斷服務(wù)完畢，返回優(yōu)先權(quán)3的服務(wù)程序，直到Tg優(yōu)先權(quán)3的中斷服務(wù)結(jié)束，返回優(yōu)先

權(quán)4的服務(wù)程序，優(yōu)先權(quán)4的服務(wù)程序到T”結(jié)束，最后返回主程序。圖B3.2中，優(yōu)先權(quán)3

的服務(wù)程序被中斷2次，而優(yōu)先權(quán)5的中斷又產(chǎn)生。

《計(jì)算機(jī)組成原理》綜合模擬試卷04

三.應(yīng)用題

1.（11分）設(shè)[x]補(bǔ)=Xo.X|X2…X”。求證：X=-XoXi2"

證明：

當(dāng)x?0時(shí)，Xo=0,

,1

[x]樸=0.XiX2"Xn=----------------------X）2=x

XXXXX（X

當(dāng)X<0時(shí)，Xo=1,

[x]n=1.x,x2-xn=2+x

所以

x=1.XjX2""X?-2=-1+0.XiX2,"Xn

=T+----------------Xi21

\X.KXXX<K

綜合上述兩種情況，可得出：X=-X0+---------------------X②i（補(bǔ)

XXXXX<X

碼與真值的關(guān)系）

2.（11分）指令格式如下所示，其中0P為操作碼，試分析指令格式特點(diǎn)。

181210954

0P—源寄存器目標(biāo)寄存器

解：

(1)單字長(zhǎng)二地址指令。

(2)操作碼字段0P可以指定27=128條指令。

(3)源寄存器和目標(biāo)寄存器都是通用寄存器(可分別指定32個(gè))，所以是

RR型指令，兩個(gè)操作數(shù)均存在寄存器中。

（4）這種指令結(jié)構(gòu)常用于算術(shù)邏輯類(lèi)指令。

3.（11分）以知cache命中率H=0.98,主存比cache慢四倍，以知主存存取

周期為200ns,求cache/主存的效率和平均訪(fǎng)問(wèn)時(shí)間。

解：R=Tm/Tc=4；Tc=Tm/4=50ns

E=1/[R+（1-R）H]=l/[4+（1-4）X0.98]=0.94

Ta=Tc/E=TcX[4-3XO.98]=50X1.06=53ns。

4.（11分）某計(jì)算機(jī)有8條微指令L-L,每條微指令所包含的微命令控制信

號(hào)見(jiàn)下表，a-j分別對(duì)應(yīng)10種不同性質(zhì)的微命令信號(hào)。假設(shè)一條微指令的控制

字段僅限8位，請(qǐng)安排微指令的控制字段格式。

像指令abedcfghii

11VVVyV

h7

11V

UV

IsV7V7

Ly5/

bVVy

fay7V

解：為了壓縮指令字的長(zhǎng)度，必須設(shè)法把一個(gè)微指令周期中的互斥性微命

令信號(hào)組合在一個(gè)小組中，進(jìn)行分組譯碼。

經(jīng)分析，（e,f,h）和（b,i,j）可分別組成兩個(gè)小組或兩個(gè)字段，然后進(jìn)行譯碼，可得六

個(gè)微命令信號(hào)，剩下的a,c,d,g四個(gè)微命令信號(hào)可進(jìn)行直接控制，其整個(gè)控制字段組成如

下：

01c01b

直接控制10f10i

acdg11gHj

XXXXX<X

4位2位2位

5.（11分）（1）某總線(xiàn)在一個(gè)總線(xiàn)周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一

個(gè)總線(xiàn)周期等于一個(gè)總線(xiàn)時(shí)鐘周期，總線(xiàn)時(shí)鐘頻率為33MHZ,求總線(xiàn)帶寬是多

少？（2）如果一個(gè)總線(xiàn)中并行傳送64位數(shù)據(jù)，總線(xiàn)頻率升為66MHZ,求總線(xiàn)帶

寬是多少？

解：（1）設(shè)總線(xiàn)帶寬用Dr表示，總線(xiàn)時(shí)鐘周期用T=l/f表示，一個(gè)

總線(xiàn)周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得：

Dr=T/D=DXl/f=4BX33X107S

（2）64位=8B,Dr=DXf=8BX66X107s=528MB/s

6.（II分）磁盤(pán)、磁帶、打印機(jī)三個(gè)設(shè)備同時(shí)工作。磁盤(pán)以20us的間隔發(fā)DMA請(qǐng)求,

磁帶以3011s的間隔發(fā)DMA清求，打印機(jī)以12011s的間隔發(fā)DMA請(qǐng)求，假設(shè)DMA控制器每

完成一次DMA傳輸所需時(shí)間為2us,畫(huà)出多路DMA控制器工作時(shí)空?qǐng)D。

解：答案如圖B4.1

|?—物S—1

n譯根_L_______________________________

巴?公團(tuán)麗I閏閏同可可

圖B4.1

《計(jì)算機(jī)組成原理》綜合模擬試卷05

三.應(yīng)用題

1.(11分)CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為3800次，主存完

成存取的次數(shù)為200次，已知cache存取周期為50ns,主存為250ns,求cache/

主存系統(tǒng)的效率和平均訪(fǎng)問(wèn)時(shí)間。

解：命中率H=Ne/(Nc+Nm)=3800/(3800+200)=0.95

主存慢于cache的倍率：r=t3/=250ns/50ns=5

訪(fǎng)問(wèn)效率：e=1/[r+(1-r)H]=1/[5+(1-5)X0.95]=83.3%

平均訪(fǎng)問(wèn)時(shí)間：ta=驍/e=50ns/0.833=60ns

2.(11分)某加法器進(jìn)位鏈小組信號(hào)為C,C3c2。，低位來(lái)的信號(hào)為C。，請(qǐng)分

別按下述兩種方式寫(xiě)出C?3c的邏輯表達(dá)式。

(1)串行進(jìn)位方式(2)并行進(jìn)位方式

解：(1)串行進(jìn)位方式：

Ci=Gi+P1Co其中：Gi=A?Bi,Pi=Ai?Bt

C2=G2+P2clG2=A2B2,P2=A2十B2

G3=A3B3,P3=A3?Ba

+p3c2

Gi=A,,Bi,P.|=A.?Bi

+p.c3t

(2)并行進(jìn)位方式:

Ci=G|+P1Co

=

C2G2+P2Gi+P2PiCo

C3=G3+P3G2+P3P2G|+P3P2PlCo

Cq=G4+P|G3+PlP3G2+P1P3P2Gl+P|P3P2P|Co

其中G,-G.,,P,-P?表達(dá)式與串行進(jìn)位方式相同。

3.(11分)圖B5.1所示為存貯器的地址空間分布圖和存貯器的地址譯碼電路,

后者可在A組跨接端和B組跨接端之間分別進(jìn)行接線(xiàn)。74LS139是2：4譯

碼器，使能端G接地表示譯碼器處于正常譯碼狀態(tài)。

解:根據(jù)圖B5.3中已知,ROM1的空間地址為0000H——3FFFH,R0M2

的地址空間地址為4000H——7FFFH,

RAM,的地址空間為COOOH——DFFFH,RAM2的地址空間為EOOOH——FFFFH。

陷。鄧?LDR“LDRi?LDRi

圖B5.3

對(duì)應(yīng)上述空間，地址碼最高4位心——Ai?狀態(tài)如下:

0000——0011

0100——0111

1100——1101

1110——1111

2：4譯碼器對(duì)35AI?兩位進(jìn)行譯碼，產(chǎn)生四路輸出，其中：y°=00對(duì)應(yīng)

ROM.,y,=01對(duì)應(yīng)ROM2,y3=11對(duì)應(yīng)RAM,RAM，0然后用心區(qū)分是RAM1

(A,s=0)還是RAM?(An=1),此處采用部分譯碼。

由此，兩組端子的連接方法如下：

1——6,2——5,3—7,8——12,11——14,9-------3

圖B5.1

4.(11分)運(yùn)算器結(jié)構(gòu)如圖B5.2所示，R|,R2,R3是三個(gè)寄存器，A和B是兩個(gè)三選一

的多路開(kāi)關(guān),通路的選擇山ASo,AS1和BS0,BS|端控制，例如BS°BS[=11時(shí)，選擇

R3,BSQBS)=01時(shí)，選擇R1……，ALU是算術(shù)/邏輯單元。SR2為它的兩個(gè)操作控

制端。其功能如下：

圖B5.2

SiS2=00時(shí),ALU輸出=A

S)S2=01時(shí)，ALU輸出=A+B

S1S2=10時(shí)，ALU輸出=A-B

SiS2=11時(shí),ALU輸出=A?B

請(qǐng)?jiān)O(shè)計(jì)控制運(yùn)算器通路的微指令格式。

解：采用水平微指令格式，且直接控制方式，順序控制字段假設(shè)4位，其中一位判

別測(cè)試位:

2位2位2位3位1位

3位

陷》設(shè)，SiSiBSoBSiLDR”LDIU，LDR、P||xAR”口觸gAR，

當(dāng)P=0時(shí)，直接用uARi——UAR3形成下一個(gè)微地址。

當(dāng)P=1時(shí)，對(duì)口AR；,進(jìn)行修改后形成下一個(gè)微地址。

5.（11分）集中式仲裁有兒種方式？畫(huà)出獨(dú)立請(qǐng)求方式的邏輯圖，說(shuō)明其工

作原理。

解：有三種方式：鏈?zhǔn)讲樵?xún)方式、計(jì)數(shù)器定時(shí)查詢(xún)方式、獨(dú)立請(qǐng)求方式。

獨(dú)立請(qǐng)求方式結(jié)構(gòu)圖如圖B5.4：

001010001011001000

圖

B5.4

5.（11分）單級(jí)中斷中，采用串行排隊(duì)鏈法來(lái)實(shí)現(xiàn)具有公共請(qǐng)求線(xiàn)的中斷優(yōu)先級(jí)識(shí)別，請(qǐng)

畫(huà)出中斷向量為001010，001011,001000三個(gè)設(shè)備的判優(yōu)識(shí)別邏輯圖。

解:邏輯圖如圖B5.5：

001010001000

INTA

INTI

WT6

圖B5.5

《計(jì)算機(jī)組成原理》綜合模擬試卷06

三.應(yīng)用題

i2

1.(11分)設(shè)有兩個(gè)浮點(diǎn)數(shù)N,=2"XS-N2=2XS2，其中階碼2

位，階符1位，尾數(shù)四位，數(shù)符一位。設(shè)：工=(TO)2,S,=(+0.1001)2

j2=(+10)2,S2=(+0.1011)2

求：MXN2,寫(xiě)出運(yùn)算步驟及結(jié)果，積的尾數(shù)占4位，要規(guī)格化結(jié)果,

用原碼陣列乘法器求尾數(shù)之積。

J,j2

解：(1)浮點(diǎn)乘法規(guī)則：N,XN2=(2XS,)X(2XS2)

=2X(S,XS2)

(2)碼求和：ji+j2=0

(3)尾數(shù)相乘：被乘數(shù)8=0.1001,令乘數(shù)S2=0.1011，尾數(shù)絕對(duì)值

相乘得積的絕對(duì)值，積的符號(hào)位=0?0=0。按無(wú)符號(hào)陣乘法器運(yùn)算得：N,X

Nz=2°X0.01100011

(4)尾數(shù)規(guī)格化、舍入(尾數(shù)四位)N,XN2=(+0.01100011)2=

(-01,

(+0.1100)2X22

2.（11分）已知某8位機(jī)的主存采用半導(dǎo)體存貯器，地址碼為18位，若使用

4KX4位RAM芯片組成該機(jī)所允許的最大主存空間，并選用模塊條的形式，

問(wèn)：

（1）若每個(gè)摸條為32Kx8位，共需幾個(gè)模塊條？

（2）每個(gè)模塊內(nèi)共有多少片RAM芯片？

（3）主存共需多少RAM芯片？CPU如何選擇各模塊條？

解：（1）由于主存地址碼給定18位，所以最大存儲(chǔ)空間為*=256K,主

存的最大容量為256KBo現(xiàn)每個(gè)模塊條的存儲(chǔ)容量為32KB,所以主存共需

256KB/32KB=8塊板。

（2）每個(gè)模塊條的存儲(chǔ)容量為32KB,現(xiàn)使用4KX4位的RAM芯片拼

成4KX8位（共8組），用地址碼的低12（A?！狝.J直接接到芯片地址輸入

端，然后用地址的高3位（AM——A12）通過(guò)3：8譯碼器輸出分別接到8組芯

片的選片端。共有8X2=16個(gè)RAM。

（3）據(jù)前面所得，共需8個(gè)模條，每個(gè)模條上有16片芯片，故主存共

需8X16=128片RAM芯片。

3.（11分）圖B6.1是某SRAM的寫(xiě)入時(shí)序，其中R/W是讀、寫(xiě)命

令控制線(xiàn)，當(dāng)R/W線(xiàn)為低電平時(shí)，存貯器按給定地址把數(shù)據(jù)線(xiàn)上的數(shù)據(jù)寫(xiě)

入存貯器。請(qǐng)指出圖中時(shí)序的錯(cuò)誤，并畫(huà)出正確的寫(xiě)入時(shí)序。

地址①X②X@

■據(jù)④X⑤

，一,「

(a)

圖B6.1

解：寫(xiě)入存貯器時(shí)時(shí)序信號(hào)必須同步。通常，當(dāng)R/W線(xiàn)加負(fù)脈沖時(shí)，地

址線(xiàn)和數(shù)據(jù)線(xiàn)的電平必須是穩(wěn)定的。當(dāng)R/W線(xiàn)一達(dá)到邏輯0電平時(shí)，數(shù)

據(jù)立即被存貯。因此，當(dāng)R/W線(xiàn)處于低狀態(tài)時(shí)，如果數(shù)據(jù)線(xiàn)改變數(shù)值，

那么存貯器將存貯新的數(shù)據(jù)⑤。同樣，當(dāng)R/W線(xiàn)處于低狀態(tài)時(shí)，地址發(fā)生

了變化，那么同樣的數(shù)據(jù)將存貯到新的地址(②或③)。

正確的寫(xiě)入時(shí)序圖如下圖所示：

圖B6.3

4.(11分)某計(jì)算機(jī)有如下部件：ALU,移位器，主存M,主存數(shù)據(jù)寄存器MDR,

主存地址寄存器MAR,指令寄存器IR,通用寄存器Ro——R：；,暫存器C和D。

(1)請(qǐng)將各邏輯部件組成一個(gè)數(shù)據(jù)通路，并標(biāo)明數(shù)據(jù)流向。

(2)畫(huà)出“ADDR1,(R2)+”指令的指令周期流程圖,指令功能是(Ri)+((R2))-RIO

圖B6.2

解：(1)各功能部件聯(lián)結(jié)成如圖所示數(shù)據(jù)通路:

圖B6.4

（2）此指令為RS型指令，一個(gè)操作數(shù)在R中，另一個(gè)操作數(shù)在R?為地址的內(nèi)

存單元中，相加結(jié)果放在R中。

到MAR?

(PC)fMAR.

取當(dāng)?shù)臄z孕到IR.

MfMBRfIR,(PC)+IP

PC+1.為取F彖報(bào)令做好漫缶

①"

②

M—MBRfD③

(C)+(D)-Ri④，

圖B6.5,

（說(shuō)明）：①：取R操作數(shù)一C暫存器。②：送地址到MAR。③：取出內(nèi)存單元中

的操作數(shù)一D暫存器。④：相加后將和數(shù)一R。

5.（11分）集中式仲裁有兒種方式？畫(huà)出計(jì)數(shù)器定時(shí)查詢(xún)方式的邏輯結(jié)構(gòu)圖,

說(shuō)明其工作原理。

解：有三種方式：鏈?zhǔn)讲樵?xún)方式，計(jì)數(shù)器定時(shí)查詢(xún)方式，獨(dú)立請(qǐng)求方式。

計(jì)數(shù)器定時(shí)查詢(xún)方式邏輯結(jié)構(gòu)圖如下：

圖B6.6

6.（11分）刷存的主要性能指標(biāo)是它的帶寬。實(shí)際工作時(shí)顯示適配器的兒個(gè)功

能部分要爭(zhēng)用刷存的帶寬。假定總帶寬的50%用于刷新屏幕，保留50%帶寬

用于其他非刷新功能。

（1）若顯示工作方式采用分辨率為1024X768,顏色深度為3B,幀頻（刷新

速率）為72Hz,計(jì)算總帶寬。

（2）為達(dá)到這樣高的刷存帶寬，應(yīng)采取何種技術(shù)措施？

解：（1）因?yàn)樗⑿滤鑾?分辨率X每個(gè)像素點(diǎn)顏色深度X刷

新速度

所以1024X768X3BX72/S=165888KB/S=162MB/

S

（2）為達(dá)到這樣高的刷存帶寬，可采用如下技術(shù)措施：

1.使用高速的DRAM芯片組成刷存。

2.刷存采用多體交錯(cuò)結(jié)構(gòu)。

3.刷存內(nèi)顯示控制器的內(nèi)部總線(xiàn)寬度由32位提高到64位，甚至到128

位。

4.刷存采用雙端口存儲(chǔ)器結(jié)構(gòu)，將刷新端口與更新端口分開(kāi)。

《計(jì)算機(jī)組成原理》綜合模擬試卷07

三.應(yīng)用題

1.（11分）求證:-[y]>h=+[-y]補(bǔ)

解：因?yàn)閇x]補(bǔ)+[y]…[x+y]補(bǔ)

令x=-y帶入上式，則有：

[-y]樸+[y]補(bǔ)=[-y+y]樸=[0]補(bǔ)=0

所以[-y]?b=-[y]補(bǔ)

2.（11分）什么是閃速存儲(chǔ)器？它有那些特點(diǎn)？

解：閃速存儲(chǔ)器是高密度、非易損性的讀/寫(xiě)半導(dǎo)體存儲(chǔ)器。從原理上看,

它屬于ROM型存儲(chǔ)器，但是它又隨時(shí)改寫(xiě)信息；從功能上看，它又相當(dāng)于RAM,

所以傳統(tǒng)ROM與RAM的定義和劃分已失去意義，因而是…種新型的存儲(chǔ)器技術(shù)。

閃速存儲(chǔ)器的特點(diǎn)：（1）固有的非易失性；

（2）廉價(jià)的高密度；

（3）可直接執(zhí)行；

（4）固態(tài)性能；

3.（11分）指令格式如下所示，0P為操作碼字段，試分析指令格式的特點(diǎn)。

15107430

0P疑值寄存器

解：（1）雙字長(zhǎng)二地址指令，用于訪(fǎng)問(wèn)存儲(chǔ)器。

（2）操作碼字段0P為6位，可以指定=64種操作。

（3）一個(gè)操作數(shù)在源寄存器（共16個(gè)），另一個(gè)操作數(shù)

在存儲(chǔ)器中（由基值寄存器和位移量決定），所以是RS型指令。

4.（11分）某機(jī)運(yùn)算器框圖如圖B7.1所示，其中ALU由通用函數(shù)發(fā)生器組成，M1一M3為

多路開(kāi)關(guān)，采用微程序控制，若用微指令對(duì)該運(yùn)算器要求的所有控制信號(hào)進(jìn)行微指令編碼的

圖B7.1

解：當(dāng)24個(gè)控制

信號(hào)全部用微指令產(chǎn)生

時(shí)，可采用字段譯碼法進(jìn)

行編碼控制，采用的微指令格式如下（其中目地操作數(shù)字段與打入信號(hào)段可結(jié)合并公用，后

者加上節(jié)拍脈沖控制即可）。

3位3位5位3位2位

I______|

目的操作數(shù)字殿源操作數(shù)字取運(yùn)舞提作字段直接隹制字做

OOI.,LDR.001fij,十l

010%LDR1010/

OilOil/

U0/>LDRt100A

目的操作數(shù)源操作數(shù)運(yùn)算操作直接控制判別下地址字段

編碼表如下：

1______1

目的撐作數(shù)字毀源操作數(shù)字取運(yùn)IW作字段直接腔制字段

001與LDR.001tMS.Sig5+1

010%LDRjoio/

Oilc.LDRjon/

100100A

5.（11分）PCI總線(xiàn)周期類(lèi)型可指定多少種總線(xiàn)命令？實(shí)際給出多少種？請(qǐng)說(shuō)

明存儲(chǔ)器讀/寫(xiě)總線(xiàn)周期的功能。

解：可指定16種，實(shí)際給出12種。

存儲(chǔ)器讀/寫(xiě)總線(xiàn)周期從猝發(fā)式傳送為基本機(jī)制，一次猝發(fā)式傳送總線(xiàn)

周期通常由一個(gè)地址周期和一個(gè)或幾個(gè)數(shù)據(jù)周期組成。存儲(chǔ)器讀/寫(xiě)周

期的解釋?zhuān)Q于PCI總線(xiàn)上的存儲(chǔ)器控制器是否支持存儲(chǔ)器/cache

之間的PCI傳輸協(xié)議。如果支持，則存儲(chǔ)器讀/寫(xiě)一般是通過(guò)cache來(lái)

進(jìn)行；否則，是以數(shù)據(jù)非緩存方式來(lái)傳輸。

6.（11分）試分析圖B7.2所示寫(xiě)電流波形屬于何種記錄方式。

圖B7.2

解：

(1)是調(diào)頻制(FM)；

(2)是改進(jìn)調(diào)頻制(MFM)；

(3)是調(diào)相制(PE)；

(4)是調(diào)頻制(FM)；

(5)是不歸零制(NRZ)；

(6)是“見(jiàn)1就翻制"(NRZ1)。

《計(jì)算機(jī)組成原理》綜合模擬試卷08

三.應(yīng)用題

1.（11分）設(shè)分］補(bǔ)=Xo.X|X2…Xn。求證:

0.1>x>-0

[x]補(bǔ)=2x0+x,其中Xo=

證明：當(dāng)1>x20時(shí)，即x為正小數(shù)，則1>[x]補(bǔ)

X20

因?yàn)檎龜?shù)的補(bǔ)碼等于正數(shù)本身，所以l>X0.X|Xj?Xn2

0,x0=0

當(dāng)1>x>-1時(shí)，即x為負(fù)小數(shù)，根據(jù)補(bǔ)碼定義有：2>［x］補(bǔ)=2+x>

1（mod2）

即2>X0.X1X2…Xn>1，x?=1

所以正數(shù)：符號(hào)位X。=0負(fù)數(shù)：符號(hào)位x0=l{

若1>x20,x0=0,貝u［x］樸=2Xo+x=x

若-Xo=l,則［x］撲=2x°+x=2+x

所以有［x］禰=2Xo+x,x0=

柱面（逾道）號(hào)|盤(pán)面（磁頭）號(hào)|扇區(qū)號(hào)―

2.（11分）某機(jī)字長(zhǎng)16位，使用四片74181組成算術(shù)/邏輯運(yùn)算單元，設(shè)最

低位序號(hào)標(biāo)注為第0位，（1）寫(xiě)出第5位的進(jìn)位信號(hào)Ce的邏輯表達(dá)式。

（2）估算產(chǎn)生C6所需的最長(zhǎng)時(shí)間。

（3）估算最長(zhǎng)求和時(shí)間。

解：（1）組成最低四位的74181進(jìn)位輸出為:C4=C?M=G+PC?=G

+PC。，C0為向第0位進(jìn)位。

其中，G=y3+y2x3+yiX?X3+y（）XiX2X:j

P=X0X1X2X3

所以，C,5=y4+xG

C6=y5+X5C5=y$+xsy,t+xsyl”

（2）設(shè)標(biāo)準(zhǔn)門(mén)延遲時(shí)間為T(mén),“與或非”門(mén)延遲時(shí)間為1.5T,則進(jìn)位信

號(hào)C。由最低位傳至Ce需經(jīng)一個(gè)反向器、兩極“與或非”門(mén)，故產(chǎn)生或的最長(zhǎng)延遲

時(shí)間為：T+2X1.5T=4T

（3）最長(zhǎng)求和時(shí)間應(yīng)從施加操作數(shù)到ALU算起：第一片74181有3級(jí)“與

或非”門(mén)（產(chǎn)生控制參數(shù)x。，y。和Cm）,第二、三片74181共2級(jí)反向器和2

級(jí)“與或非”門(mén)（進(jìn)位鏈），第四片7181求和邏輯（1級(jí)與或非門(mén)和1級(jí)半加

器，設(shè)其延遲時(shí)間為3T),故總的加法時(shí)間為：to=3X1.5T+2T+2X1.5T

+1.5T+3T=14T

3.(11分)如圖B8.1表示用快表(頁(yè)表)的虛實(shí)地址轉(zhuǎn)換條件，快表放在

相聯(lián)存貯

器中，其容量為8個(gè)存貯單元，問(wèn)：

(1)當(dāng)CPU按虛地址1去訪(fǎng)問(wèn)主存時(shí)主存的實(shí)地址碼是多少？

(2)當(dāng)CPU按虛地址2去訪(fǎng)問(wèn)主存時(shí)主存的實(shí)地址碼是多少？

(3)當(dāng)CPU按虛地址3去訪(fǎng)問(wèn)主存時(shí)主存的實(shí)地址碼是多少？

圖B8.1

解：(1)用虛擬地址為1的頁(yè)號(hào)15作為快表檢索項(xiàng)，查得頁(yè)號(hào)為15的頁(yè)

在主存中的起始地址為80000,故將80000與虛擬地址中的頁(yè)內(nèi)地址碼0324

相加，求得主存實(shí)地址碼為80324o

(2)主存實(shí)地址碼=96000+0128=96128

（3）虛擬地址3的頁(yè)號(hào)為48,當(dāng)用48作檢索項(xiàng)在快表中檢索時(shí)，沒(méi)

有檢索到頁(yè)號(hào)為48的頁(yè)面，此時(shí)操作系統(tǒng)暫停用戶(hù)作業(yè)程序的執(zhí)

行，轉(zhuǎn)去執(zhí)行查頁(yè)表程序